基于FPGA的数字滤波器的设计与实现(1)

1、基于FPGA 的数字滤波器的设计与实现齐海兵1, 2, 刘雄飞1, 张德恒1(1. 中南大学 湖南长沙 410083; 2. 黄石理工学院 湖北黄石 435003摘 要:提出了一种采用Altera 公司开发的DSP Builder 技术实现数字滤波器的设计方案。以一个16阶低通FIR 数字滤波器, 并采用状态机控制采样信号作为滤波器的输入信号, 通过生成的. bsf 文件设计系统的顶层电路, 设计并完成了在联星科技的NC EDA 2000C 实验箱上滤波器的软硬件仿真与验证。结果表明, 电路工作正确可靠, 能满足设计要求。关键词:数字滤波器; 现场可编程门阵列; DSP Builder ; 状

2、态机中图分类号:T N713+17 文献标识码:B 文章编号:1004373X(2006 1507002Design and Implementation of Digital Filter(DF Based on FPGAQI H aibing 1, 2, LIU Xiongfei 1, ZH ANG Deheng 1(1.Central South U niversity, Changsha, 410083, China; 2. H uangshi Inst itute of Technology, Huangshi , 435003, Chi naA bstra ct :A design

3、 scheme which is using Alt era DSP Builder to realize digital filter is pr oposed. Using a 16order low pass FIR digital filter and state machine controlled sample signal as input signall. Accor ding to. bsf t op level circuit, the filter soft 2ware and har dware simulation of NC EDA2000C ar e realiz

4、ed. R esult s prove that the circuit is sim ple, credible and suitablefor the design.Keywords :digital filter ; F PGA; DSP Builder ; state machine收稿日期:20060227基金项目:中南大学文理基金(0601053在信息信号处理过程中, 如对信号的过滤、检测、预测等, 都要使用到滤波器, 数字滤波器是数字信号处理中使用最广泛的一种方法。常用的数字滤波器有无限长单位脉冲响应(IIR 滤波器和有限长单位脉冲响应(FIR 滤波器两种1。对于应用设计者, 由

5、于开发速度和效率的要求很高, 在短期内不可能全面了解数字滤波器相关的优化技术, 需要花费很大的精力才能使设计出的滤波器在速度、资源利用、性能上趋于较优。而采用调试好的IP 核需要向Alt era 公司购买。本文采取了一种基于DSP Builder 的FPGA 设计方法, 以一个低通的16阶FIR 滤波器的实现为例, 通过生成的滤波器顶层模块文件与A/D 模块文件设计, 在联星科技的NC EDA2000C 实验箱上验证了利用该方法设计的数字滤波器电路工作正确可靠, 能满足设计要求。1 FI R 滤波器的参数设计1. 1 设计要求数字滤波器实际上是一个采用有限精度算法实现的线性非时变离散系统, 他

6、的设计步骤为先根据需要确定其性能指标, 设计一个系统函数H (z 逼近所需要的技术指标, 最后采用有限精度算法实现。本系统的设计指标为:设计一个16阶的低通FIR 滤波器, 对模拟信号的采样频率F s 为48kHz, 要求信号的截止频率F c =1018kH z , 输入序列位宽为9位(最宽位为符号位 。1. 2 FIR 滤波器的参数选取在设计频率选择性数字滤波器时, 通常希望能有近似恒定的频响幅度, 并尽量减小通带内的相位失真。斜率为整数的线性相位对应于时域中简单的延时, 他在频域中可将相位失真降低到最小的程度2。用Mat lab 提供的滤波器设计的专门工具箱 FDAt ool 仿真设计滤波

7、器, 满足要求的FIR 滤波器幅频特性, 如图1 所示。图1 滤波器的幅频曲线2 数字滤波器的DSP Builder 设计2. 1 DSP Builder 介绍DSP Builder 是Alt era 推出的一个数字信号处理(DSP 开发工具, 他在Quart us ÒF PGA 设计环境中集成了Mathworks 的Matlab 和Simulink DSP 开发软件3。对DSP Builder 而言, 包括DSP 系统的建模、系统级仿真、设计模型向VHDL 硬件描述语言代码的转换、RTL(Reg 2ist er Transfer Level, 逻辑综合 级功能仿真测试、编译适配和布

8、局布线、时序实时仿真直至对DSP 目标器件的编数控技术齐海兵等:基于FPGA 的数字滤波器的设计与实现程配置, 整个开发流程几乎可以在顶层的开发工具Mat 2lab/Simulink 同一环境中完成。2. 2 FIR 滤波器算法模型建立 根据FIR 滤波器原理, 可以利用FPGA 来实现F IR 滤波电路, DSP Builder 设计流程的第一步是在Mat lab/Simulink 中进行设计输入, 即在Mat lab 的Simulink 环境中建立一个MDL 模型文件, 用图形方式调用Alt era DSPBuilder 和其他的Simulink 库中的图形模块, 构成系统级或算法级设计框

9、图(或称Simulink 建模 。2. 3 基于DSP Builder 的系统级仿真输入信号采用频率分别为f 1=8kHz 和f 2=16kHz的两个正弦信号进行叠加。其中的仿真波形如图2所示, 从FIR 滤波电路的仿真结果看出, 输入信号通过滤波器后输出基本上变成单频率的正弦信号,至此完成了模型仿真。 图2 DSP Builder 下F IR 滤波器滤波时域波形3 基于FPGA 的数字滤波器实现3. 1 运用Modelsim 进行功能仿真在DSP Builder 中进行的仿真是属于系统验证性质的, 是对MDL 文件进行的仿真, 并没有对生成的VH DL 代码进行过仿真。事实上, 生成VH D

10、L 描述是RTL 级的, 是针对具体的硬件结构的, 这两者之间有可能存在软件理解上的差异, 转换后的VH DL 代码实现可能与MDL 模型描述的情况不完全相符, 这就需要针对生成的RTL 级VHDL 代码进行功能仿真。我们利用Modelsim 来对生成的VHDL 代码进行功能仿真。设置输入输出信号均为模拟形式, 出现如图3所示的仿真波形, 可以看到这与Simulink 里的仿真结果基本一致。即可在Quartus Ò环境下对硬件设计4。3. 2 在FPGA 器件中实现FIR 滤波器用FPGA 实现的数字滤波器处理的是数字信号, 在实际应用中, 首先就要用A/D 转化器对模拟信号进行采样

11、与量化。传统的方法多数是用CPU 或单片机完成的, 缺点是控制周期长, 速度慢。而利用同步时序状态机来控制A/D 采样是一种既简单可靠, 又能显著提高采样周期的行之有效的方法。图3 Modelsim 下输入输出的模拟信号波形在Quart us Ò环境通过VH DL 语言按要求设计该状态机并转换为. bsf 文件; 打开DSP Builder 建立的Quartus Ò项目文件fir. qpf 及fir. vhd 并转换为相应的. bsf 文件, 由此可以得到对应设计的模块, 如图4所示。调用这两个模块建立新的顶层原理图文件, 在软件环境里通过时序仿真, 指定器件管脚、进行编译

12、、最后下载到实验箱的EP1K10TC1003器件中。图4 顶层模块文件(.bsf4 结 语用信号发生器产生所要求的两个不同频率的正弦信号。就可以在示波器上看到滤波以后的结果。需要设计不同的滤波电路时, 仅修改滤波器模型文件就可以实现。可见在利用FPGA 进行数字滤波器的开发时, 采用DSP Builder 作为设计工具能快捷、可靠地设计实用滤波系统。参 考 文 献1胡广书. 数字信号处理 理论、算法与实现M. 北京:清华大学出版社, 2002.2Par hi K K. VLSI 数字信号处理系统设计与实现M. 陈弘毅, 白国强, 吴行军, 等译. 北京:机械工业出版社, 2004. 3潘松, 黄继业, 王国栋. 现代DSP 技术M.