基于FPGA的DDR2SDRAM数据存储研究

1、第27卷第2期贵州大学学报(自然科学版Vol.27No.2 2010年4月Journal of Guizhou University(Natural SciencesAp r.2010文章编号1000-5269(201002-0070-04基于FPGA的DD R2S D RA M数据存储研究向兴富3,袁玉群,谭亚军(贵州大学电子科学系贵州省微纳电子技术重点实验室,贵州贵阳550025摘要:DDR2S DRAM具有存取速度快,容量大等特点,它在内存、显存及数据暂存方面有着广泛的应用。本文基于Xilinx V irtex5Fx70T FPG A对DDR2S DRAM数据存取做了较为详细的探讨,希望

2、对相关设计人员有一定的参考价值。关键词:DDR2;chi p scope;FPG A;集成电路中图分类号:T N402文献标识码:A为了满足人们对大量信息的获取、分析、交流和存储的需求,传统的集成电路设计技术已无法满足性能日益提高的整机系统的要求。而可编程逻辑器件(FPG A/CP LD由于其固有的特性,正好弥补这方面的需求。FPG A的一个特点是可以支持多种通信协议和接口标准,并可以随着协议的演变而改变功能,开发周期短。由于半导体技术的发展,其工艺水平已经达到65n m,45n m(Xilinx的V irtex5和V irtex6工艺水平分别达到65nm和40nm,FPG A芯片的集成度成倍

3、提高,时钟频率已经达到数吉赫兹。数据采集系统采样频率的不断提高对数据存储也提出了越来越高的要求,高速采样和大容量持续存储已经成为存储领域的一个发展方向,并且已经广泛应用于高速数据采集系统和存储系统中。本文主要讨论的是DDR2的核心控制部分,利用256M DDR2芯片MT4HTF3264HY-66703做存储芯片,基于Xilinx的ML70T V irtex5FPG A作为开发平台实现了DDR2S DRAM的数据存储,并通过在线逻辑分析仪分析了数据存储的正确性。1DDR2S DRAM概述DDR2(Double Data Rate2S DRAM器件是由JE DEC(电子设备工程联合委员会进行开发的

4、新一代内存技术标准,它与DDR内存技术标准最大的不同就是,虽然同时采用了在时钟的上升/下降沿同时进行数据传输的基本方式,但DDR2内存却拥有两倍于上一代DDR内存预读取能力(4bit数据读预取。即DDR2内存每个时钟能够以4倍外部总线的速度读/写数据,并且能够以内部控制总线4倍的速度运行。DDR2S DRAM器件使用DDR架构实现高速运行,存储器使用此控制器提供的差分时钟,命令在时钟的每个正边沿寄存。双向数据选通脉冲(DQS与接收端中的用于采样的数据一起传输,在读取期间由DDR2S DRAM器件传输,在写入期间由控制器传输。DQS与用于读取的数据边沿对准,与用于写入的数据中心对准。对DDR2S

5、 DRAM器件的读取和写入访问为突发式,访问以激活命令寄存开始,然后是读取或写入命令。在激活命令下寄存的地址位用于选择要访问的组和行。在读取或写入命令下寄存的地址位用于为突发访问选择组和起始列位置。2DDR2S DRAM控制器的实现DDR2S DRAM继承了DDR高速运行的优点,以及在时钟上升沿和下降沿数据传输的特性,并且DDR2S DRAM在数据传输率、延时、功耗等方面有显著提高。这些性能的提高源于ODT(On chi p ter2 m inati on、OCD(Off chi p driver、F BG A封装等新技术。2.1DDR2系统架构功能定义DDR2SRAM由应用接口层、控制层、物

6、理接口层和存储器构成。(1应用接口层与用户的逻辑对接,内部结构根据所选器件不同而不同,V irtex5内部是F I F O形式的接口。(2控制逻辑层收稿日期:2009-12-14作者简介:向兴富(1983-,男,湖北襄樊人,硕士研究生,研究方向:超大规模集成电路设计,Email:xingfu-xiang.3通讯作者:向兴富,Email:xingfu-xiang.处理储存器初始化和延时校准后的操作,并基于应用层的请求产生存储器的读、写、充电、刷新等。(3物理层接口直接与存储器接口相连,处理存储器的初始化操作,并使用源同步技术对数据端口进行以75p s 为单位的延时校准。(4存储器芯片存储器用的是

7、MT4HTF3264HY 266703,256M 字节。数据总线的宽度是64位。2.2DDR 2控制器详细模块设计及功能2.2.1详细模块架构及各模块简述如图1所示:ddr2_tb_t op 模块为测试模块 ,产生向存储器里面写入的数据以及对应的地址。地址为31位,分为行地址、列地址和块地址,其中行地址12位,列地址16位,块地址3位。数据为128位,物理接口为64位,刚好在时钟上升沿传输低64位,下降沿传输高64位。测试模块中还有一个比较模块,它的功能是当执行DDR2读操作的时候,将读出的数据与写入DDR2S DRAM 的数据作比较,看二者数据是否相同,如果相同,则信号rd_valid 为高

8、,表示数据正确有效,否则数据错误。ddr2_infrastrct 模块为时钟和复位信号产生模块,此模块将产生150MHz 的系统时钟和200MHz 的差分时钟。图1DD R2控制器结构图用户顶层模块下面包括读、写及地址模块,写数据的时候,128位数据先进入写F I F O ,相应的31位地址写入地址F I F O ,然后通过时钟上升沿和下降沿将数据和地址通过物理端口写入DDR2SRAM 中;读数据的时候根据相应的地址,把DDR2SRAM 中的数据先送到读F I F O 中,然后再读出。物理顶层模块下面包含控制模块,I O 模块,初始化模块以及写控制信号,如图2.图2控制模块,I O 模块,初始

9、化模块及写控制信号17第2期向兴富:基于FPG A 的DDR2S DRAM 数据存储研究2.2.2DDR 2写操作地址app _af_addr 和读写命令app _af_c md 共享地址F I F O,当系统上电后,地址和写数据F I F O 的满标志变低,同时地址,写地址使能,读写命令送入地址命令F I F O.用户数据app _wdf_data 和时钟clk0_tb 同步,写数据F I F O 产生写使能控制信号,数据app _wdf_data,app_wdf_mask_data 写入写数据F I F O.当写命令app _af_c md =3b000时,且控制信号写地址使能,app_a

10、f_addr 提供地址信息,地址和命令写入地址F I F O.完成初始化和校准过程之后,当用户地址F I F O 空信号解除控制信号后,DDR2控制器从地址F I F O 里面读取命令和地址信息,然后向DDR2SRAM 发送一个写命令。图3是DDR2控制器写时序图 。图3DD R2控制器写时序图2.2.3DDR 2读操作当用户需要读DDR2里面的数据的时候,先向地址F I F O 发送写地址使能信号,读数据地址以及读命令app_af_c md =3b001;控制器读地址F I F O 译码app_af_c md 之后向DDR2SRAM 发送指定的地址。在数据读出来之前,先校准几个周期的延迟,该

11、延迟从发送读命令开始到读F I F O 接收到DDR2SRAM 读出来的数据为止。校准完成后,控制器把读出的数据存入读F I F O,经过判断,读数据正确时产生读数据有效信号rd_data_valid,并且产生控制信号获取从F I F O 读出的数据。若rd_data_valid 有效,读出的数据正确,否则数据就无效。图4是DDR2控制器读周期时序图 。图4DD R2控制器读周期时序图2.3DDR 2SRAM 在线逻辑分析仪上采样数据传统FPG A 的调试方法都采用示波器和逻辑分析仪,通过探头接到FPG A 引脚的测试点来获取信号进行分析,这些方法很麻烦,不灵活,效率低,仪器比较贵。自Xili

12、nx 推出了在线逻辑分析仪Chi p scope 后,完全解决了这些问题。Chi p scope 具有传统逻辑分析仪的功能,价格便宜,具有较高的灵活性,使用方便,在设计工具中可以作为一个I P 模块来调用。其主要功能是通过JT AG 编程接口,在线且实时的读出FPG A 内部信号。其基本原理27贵州大学学报(自然科学版第27卷利用FPG A 中未使用的块存储器,根据用户设定的触发条件将信号实时的保存在这些块存储器中。然后通过JT AG 接口传到计算机,通过计算机的用户界面显示出所采集的时序波形,从而实现对FP 2G A 和器件内部信号跟踪。图5是Chi p scope 采样得到的从DDR2S

13、DRAM 中读出的数据和部分控制信号波形。从图中可以看出控制信号输出正确,如果rd_data_valid 信号为高,则证明输出数据有效,为低则表示输出错误 。图5计算机用户界面采集的时序波形3结束语DDR2由于其速度快,容量大等特点,我们在进行数据采集,暂存方面的项目设计中,尤其在基于FPG A 的高速数据采集系统设计时,在FPG A 内部F I F O 资源有限的情况下,采用DDR2作为数据暂存是一个不错的选择。文章基于Xilinx V irtex5FPG A 实验平台对DDR2控制器做了较为详细的分析,按照其读写时序,向256M DDR2芯片MT4HTF3264HY -66703写入数据,

14、读出数据,并且在线逻辑分析仪chi p scope 上进行了分析,验证了数据的正确性,该分析与验证对相关设计人员有一定的参考价值。参考文献:1孙航,胡灵博.Xilinx 可编程逻辑器件应用与系统设计M .电子工业出版社,2008:168-186.2周望玮,史小军.基于FPG A 的S DRAM 读写双口控制器设计J .电子器件,2006(6:581-584.3陈昊,孙志刚,卢泽新.DDR S DRAM 控制器的设计与实现J .微计算机应用,2007(2:170-173.Research about DDR 2S DRA M Accessi n g Based On FPGAX I A NG Xing 2fu,Y UAN Yu 2qun,T AN Ya 2jun(Depart m ent of Electr onics,Guizhou University,Key Laborat ory of M icr o 2nanoTechnol ogy of Guizhou Pr ovince ,Guiyang 550025,China Abstract:W ith the feature of high accessing s peed,DDR2S DRAM is widely used in E MS me mory,V ideo me mory and data ca