内存知识(大集合)

1、内存知识(大集合)内存发展TOP4 N9 Q91. 30pin SIMM 6 j" g/ k: f2 Q2 q2. 30pin和72pin的 SIMM FPM(Fast Page Mode) / h5 v( e1 . 3. 72pin EDO(Extended Data Out) RAM " U5 L. S9 l2 W  P0 Y3 W4. 168pin DIMM SD(Syschronous Dynamic) RAM " S; 4  (1)PC66  1 K0 L2 y$ C) V% k; b1 B&#

2、160; (2)PC100 / ?* f, 0 a& k: B3 l- T) g5 B  (3)PC133 , I( S! p' c- Y- L" $ S! L5. VCM(Virtual Channel Memory) ; P0 u( Z/ E$ 7 h+ T6. RDAM(Direct Rambus DRAM)8 7 x/ q  _03 j0 k4 u0 k# X/ w  (1)266  ' S$ A* R1 y! z4 P7   (2)333&#

3、39; # h% d" t& f, L. H: x  (3)4000 G6 O9 e1 T4 V9 Q4 c' * d. e$ N/ s/ ?  DDR II7 u7 . 2 U3 c  (1)400 * G& G( K/ f% I$ v  (2)533 , j' u! s2 " b1 A  (3)667#   (4)800#+ I! l: W* N: P+ F历史起源内存条概念2 x! z- n6 , a; l0 D4 h

4、% m8 L5 h- X/ y如果你细心的观察，显存（或缓存）在目前的DIY硬件上都很容易看到，显卡显存、硬盘或光驱的缓存大小直接影响到设备的性能，而寄存器也许是最能代表PC硬件设备离不开RAM的，的确如此，如果没有内存，那么PC将无法运转，所以内存自然成为DIY用户讨论的重点话题。1 J, s6 u- D: A/ V) I) W- ?( w+ T/ u- K: 5 u7 D# F6 b在刚刚开始的时候，PC上所使用的内存是一块块的IC，要让它能为PC服务，就必须将其焊接到主板上，但这也给后期维护带来的问题，因为一旦某一块内存IC坏了，就必须焊下来才能更换，由于焊接上去的IC不容易取下来，同时

5、加上用户也不具备焊接知识（焊接需要掌握焊接技术，同时风险性也大），这似乎维修起来太麻烦。. w2 m4 z' R3 O ' z, 7 Y5 v3 G因此，PC设计人员推出了模块化的条装内存，每一条上集成了多块内存IC，同时在主板上也设计相应的内存插槽，这样内存条就方便随意安装与拆卸了（如图1），内存的维修、升级都变得非常简单，这就是内存“条”的来源。. ?0 Q# h0 c1 f9 v& q7 d- k9 ?; V: m9 R: g  + f( ?+ o/ J: & T- a5 ! S0 p* i30pin SIMM时代: 0 |0 J5 p

6、+ l3 D7 i姑且称为前内存条时代，内存芯片全是直接焊接在主板上的，我们所熟悉的内存条大致是从286时期主板上的内存条开始的，30pin、256K的，就今天来说几乎是不可想象的，送都没人要！而且必须是由4条组成一个bank方可显示。30pin、16MB在那时可是稀罕物，价格不菲，印象中价格是RMB4000-5000元，如今的DIY一族竟然可以买到如此便宜的内存，是史料所未及的。当时风行一时的海洋主板就有一种是有8个30pin内存扩展槽。至今，事实上目前很多工控机、通讯设备上仍然在使用30pinSIMM内存条，只是DIY市场上非常少见而已。（最早出现的内存模块，说实话已不可考，因为各家的规格

7、并不一样，谁是最早出现的，很难查证，但真正被业界大量采用的，是以SIMM （ Single In-Line Memory Module）模块为基础的内存，他是一种正反两面线路都连在一起的内存，以8位（8bit）为一个单位做传输， Pin脚数为 30 ，后来当 CPU 进演到32 位处理时， SIMM 规格的内存也演进到能够传输 32 位（ 32bit ）， Pin 脚数也提升到 72Pin ，而这二个类型的内存在Pin 脚数上不仅不同，连长度也不一样，直到 586 时期， 72Pin 的内存仍旧被大量采用。）. f2 * D9 z7 t0 u4 U2 P 30pin SIMM 内存图7 1 P

8、/ k# b' y2 H& & + o486时代主要是30pin SIMM FPM和72pin SIMM FPM二分天下，按理说72pin SIMMFPM性能更加好，它毕竟是32bit，主要原因是当时72pin SIMMFPM价格相对较高。这里仍然有必要重提海洋主板486时代中国市场主板之王，依稀记得是2条72pin SIMM内存扩展槽口。  J" & T/ |, $ C% J   在1988 1990 年当中，PC 技术迎来另一个发展高峰，也就是386和486时代，此时CPU 已经向16bit发展，所以30pin SIM

9、M 内存再也无法满足需求，其较低的内存带宽已经成为急待解决的瓶颈，所以此时72pin SIMM内存出现了（如图3），72pin SIMM支持32bit快速页模式内存，内存带宽得以大幅度提升。72pinSIMM内存单条容量一般为512KB 2MB，而且仅要求两条同时使用，由于其与30pin SIMM内存无法兼容，因此这个时候PC业界毅然将30pin SIMM 内存淘汰出局了。' H5 m0 Z: v0 z# l. m* p' w 9 n8 l3 % W/ S' C: M* j（72线的SIMM内存引进了一个FPDRAM（又叫快页内存），在386时代很流行。因为DRAM需要

10、恒电流以保存信息，一旦断电，信息即丢失，其刷新频率每秒钟可达几百次，但由于FPDRAM使用同一电路来存取数据，所以DRAM的存取时间有一定的时间间隔，这导致了它的存取速度并不是很快。另外，在DRAM中，由于存储地址空间是按页排列，所以当访问某一页面时，切换到另一页面会占用CPU额外的时钟周期。 ）& 4 M' ?" f5 v. + J) u! M4 u) " *   当时行销天下的大众主板在其一款型号为GVT的产品中，BIOS的缺省内存设置竟然是奇偶（parity）校验内存，若只使用非奇偶校验内存，连自检也通不过，这几乎是第一次提出了校验

11、内存这个概念。奇偶校验内存在当时的品牌原装机的应用最为普遍，典型的如：IBMValuePoint系列、Compaq的Deskpro M系列、ASTPremium系列。Pentium时代出现了EDO内存，即扩展数据内存，事实上EDO较FPM（快页内存）在整机速度上快不会超过5%。这个阶段普遍出现了PC专用服务器的应用，而PC服务器几乎全部是使用真校验（trueparity）或ECC内存，所以从这时起市场上校验内存的使用就逐步普及起来。: n' S" 、" F. y9 u9 d:   o+ J9 2 |    在1991

12、 年到1995年中，让我们看到一个尴尬的情况，那就是这几年内存技术发展比较缓慢，几乎停滞不前，所以我们看到此时EDO RAM有72 pin和168pin并存的情况，事实上EDO 内存也属于72pin SIMM 内存的范畴，不过它采用了全新的寻址方式。EDO在成本和容量上有所突破，凭借着制作工艺的飞速发展，此时单条EDO 内存的容量已经达到4 16MB。由于Pentium及更高级别的CPU数据总线宽度都是64bit甚至更高，所以EDO RAM与FPM RAM都必须成对使用。4 k- J7 n3 & v$ r; f5 h自Intel Celeron系列以及AMD K6处理器以及相关的主板芯

13、片组推出后，EDO DRAM内存性能再也无法满足需要了，内存技术必须彻底得到个革新才能满足新一代CPU架构的需求，此时内存开始进入比较经典的SDRAM时代。! R4 k2 3 K2 p* |# R, U最先出现在市场上的SDRAM均是属于Intel pc66技术规范，最先出现的支持168pin EDO/SDRAMDIMM内存的是Intel的VX芯片组主板，但是作为最早支持64bitDIMM内存技术的主流主板，此款主板对内存条的支持仅仅是过渡性的，非常不完善的，至今我们经常可以碰见类似的问题在DIYER中发生，对此应对的方法确实不多且代价昂贵。万幸的是之后Intel紧接着发布了性能价格比更好的T

14、X芯片组主板，4个72pin+2个（或3个）168pin内存扩展槽口是实用可用的设计，本人以为此款主板从内存角度上看，无论是兼容性和扩容性来说都是一个典型产品。（由于 SIMM内存是以正反两面都连在一起的线路所设计，到了后期无法符合内存颗粒渐增的问题（因为内存颗粒密度加大，容量变多），于是发展出 DIMM （Dual In-Line Memory Modules ）为基础线路设计的内存，他的设计类似于 SIMM技术，不过正反两面的线路设计是分开的，各自拥有其独立的线路，数据传输也提升到 64 位（ 64bit ），针脚数也增加到 168Pin，所以在长度上比72针的SIMM 内存更长。）0 k

15、9 X. c;: ?; . 8 ?. # U: lSynchronized DRAM (SDRAM)7 R1 M+ x' ( h7 N1   r在 1996年时期， SDRAM技术出现在业界上，他是让内存“首次”以频率为标准的设计，目的是让内存工作频率与中央处理器计时同步化，这使得内存控制器能够掌握准备所要求的数据所需的准确频率周期，因此中央处理器从此不需要延后下一次的数据存取。而 SDRAM 的规格不止一种，有最先推出的 PC66 SDRAM ，即是以66MHz 为工作频率， PC100 SDRAM ，即是以 100MHz 为工作频率，以及后来 PC133 的 S

16、DRAM 等，而 SDRAM是以 DIMM 为架构所设计的内存。$ J# ?7 t0 M/ p* j* JSDRAM的技术规范中出现了一个同以往内存产品迥异不同的概念-EEPROM（SPD），本人的理解是SPD规范是软体程序，EEPROM是装载程序SPD的硬件，以使主板识别SDRAM内存条的芯片类型、PCB板结构等内存条信息，是主板和内存条读写配合得更好。这个阶段最典型的机型是IBM的300GL Pentium MMX系列、HP VE4系列、Compaq DP2000 MMX系列1 J8 x. w: O2 E"    到了Pentium II发布之后，其

17、实就DIYER来说，就是需要带SPD的SDRAM，PC66 SDRAM还是适用，之前的SDRAM的EEPROM（含SPD）在DIY市场上并不是一定必要的东西。& ?1 R7 7 L- # s' " S! 主板的系统总线外频由66MHz提升到100MHz是Intel PC架构的性能的飞跃，但是随之而来的烦恼也接踵而来，问题的根源就是IntelPC100技术规范的硬件特性无论是芯片厂家还是内存条制造商均面临较高的技术要求，最根本的原因是TSOP这种IC封装方式已经不能满足如此高速度芯片运作，技术变革呼之欲出。. f( C* Y4 |6 X; VDIYER中最困绕的问题就是

18、如何识别PC100 SDRAM内存条？难点在于世界各个芯片大厂标志PC100SDRAM芯片的方式各不相同，而且增加了许多相关复杂不易理解的概念，更要命的是DIYER普遍存在超频的现象，问题就益发地复杂起来。. q) Z) w* w7 r期间在中国市场上出现了台湾Kingmax品牌TinyBGA的PC100，超频性能较好，是DIYER超频的最佳之选，正是BGA封装方式保证了芯片在高速度运行之下的正常工作。Kingmax正是靠BGA封装技术“一招鲜，吃天下”的。 2 i/ Y) O# e& e4 F4 J0 威盛（VIA）制订倡导的PC133技术规范，不难看出台湾在计算机业的世界地位，VI

19、A壮哉！ 5 K8 m2 r! X, x/ v* |  q1 N& v市场上几乎所以的内存大厂均发布了PC133 SDRAM，掀起PC133 SDRAM内存使用的风潮。7 p8   M0 Z2 k( 2 s! a* y% # f% |! _- O  初步的带宽可以达到/sec，之后若市场需要，完全可以自然过度到更高的带宽，完全不成问题，是2005年之前的主力内存品种，预计在2000年会占有市场10%的份额。d- 3 X6 E1 h9 % t: q+ Q486笔记本适用内存几乎是千奇百怪，一个品牌、一个机型一种适用内存，或者就是PCMIC

20、A内存卡作为主内存。到了586阶段，台湾厂商的笔记本的产品逐步推广使用了72pin SO DIMM标准笔记本内存，其实也存在至少4种72pin SO DIMM内存：72pin 5V FPM SODIMM、72pin 5V EDO 72pin 3.3V FPM SO DIMM、72pin 3.3V EDO SODIMM。到了Pentium MMX阶段，出现了144pin 3.3V EDO SODIMM标准笔记本内存，但是仍然存在一些异类，例如：TOSHIBA的某些机型、台湾TWINHEAD（伦飞）的8、9系列。 由于PentiumII笔记本的出现，随之也出现了新的144pin SDRAM SO-

21、DIMM笔记本标准内存于之配合，至此，笔记本内存进入完全的标准内存时代。 2000年底，由 Intel 主导的 Rambus 内存，与 VIA 和 AMD 主导的 DDR SDRAM 内存规格之战，一直是 DIY玩家茶余饭后的话题，而这场内存战争最后由 DDR SDRAM 阵营获胜。 DDR SDRAM ，全名为（ Double Date RateSynchronized DRAM ），是新一代的 SDRAM 技术，与传统的 SDRAM技术差别在于，他可以在一次的频率周期中的波峰及波谷（也就是上升与下降）传送数据，达到二倍的数据量，举例来讲，以 133 MHz的内存总线设计的 DDR SDRA

22、M ，即可达到 266MHz的实际数据传输率，这不仅让内存厂商不需更换大量硬设备即可量产，在成本上也容易控制，使得目前的内存架构主流变成 DDR SDRAM 。小知识, D' S) P* 0 u2 $ 7 g6 n+ pPC2700 ？ PC3200 ？这是什么？ / l4 N! 1 H/ M4 M+ a. E& y 常常在电脑商场的广告 DM 上，或是一般的计算机类书报杂志，会看到这类名词“PC3200 、 256MB DDR RAM ”，或是“DDR400、 256MB DDR SDRAM”，到底这个 PC3200 、 DDR400 是什么意思呢？先前提到过，以 133MH

23、z 所设计的 DDRSDRAM ，可以达到 266MHz 的实际传输频率，所以这组跑 266MHz 的 DDR SDRAM 内存，又可称为 DDR266SDRAM 内存，同理， DDR400 SDRAM 即是指他可以跑 400MHz 的实际传输率。0 l1 4 x( $ L/ . N那 PC 3200又是什么？他即是指内存的数据传输量，以 DDR400MHz 为例，他的频率为 200MHz ，但是他支持 Double Data Rate技术，所以实际频率要乘以 2 ，也就是 200x2=400MHz ，而 DDR SDRAM 是以 DIMM 为基础架构，一次可以传送 64位（也就是 64bit

24、 ），如果换算成字节（ Byte ），就要除以 8 ，也就是 64 / 8 = 8Byte ，所以 DDR400的实际传输量如下：, o, q* 7 E0 v; c/ |* f200（MHz）×2×8（Byte）3200 MB/s (单位为Byte）5 g. r. H4 R" c# T7 A所以读者了解了吗？ PC 3200 等同于DDR 400的内存，只是PC 3200所代表的意思是内存的传输量，而 DDR400 所代表的是内存的频率，换言之， PC2700 即是 DDR333 、 PC2100 即是 DDR266 。' N  |2

25、h; m2 D6 ( t7    什么是DDR？8 F0 P  j4 j" 1 R) w$ j$ S1 ! # i3 Q8 d; B2 s5 v# CDDR是双倍数据速率(Double Data Rate)。DDR与普通同步动态随机存储器（DRAM）非常相象。普通同步DRAM（现在被称为SDR）与标准DRAM有所不同。( H# m% o. w8 w/ 标准的DRAM接收的地址命令由二个地址字组成。为接省输入管脚，采用了多路传输的方案。第一地址字由原始地址选通（RAS）锁存在DRAM芯片。紧随RAS命令之后，列地址选通（CAS）锁存第二

26、地址字。经过RAS和CAS，存储的数据可以被读取。& w+ c" h8 z/ e  R. 同步动态随机存储器（SDRDRAM)由一个标准DRAM和时钟组成，RAS、CAS、数据有效均在时钟脉冲的上升边沿被启动。根据时钟指示，可以预测数据和剩余指令的位置。因而，数据锁存选通可以精确定位。由于数据有效窗口的可预计性，所以可将存储器划分成4个区进行内部单元的预充电和预获取。通过脉冲串模式，可进行连续地址获取而不必重复RAS选通。连续CAS选通可对来自相同源的数据进行再现。' _+ V( T, N: y  C8 TDDR存储器与SDR存

27、储器工作原理基本相同，只不过DDR在时钟脉冲的上升和下降沿均读取数据。新一代DDR存储器的工作频率和数据速率分别为200MHz和266MHz，与此对应的时钟频率为100MHz和133MHz。# B0 P# L8 _0 B题外的话* k3 s* N6 * V* c1 J yIntel发布了Celeron系列处理器以及相关的主板芯片组，内存进入了了SDRAM时代，SD(SynchronousDynamic)RAM也称“同步动态内存”，都是168线、带宽64bit、3.3V电压，其工作原理是将RAM与CPU以相同的时钟频率进行控制，使RAM和CPU的外频同步，彻底取消等待时间。伴随着Intel在推出

28、PC100后，由于技术的发展，PC100内存的800MB/S带宽已经不能满足需求，而PC133的带宽提高并不大(1064MB/S)，同样不能满足日后的发展需求。此时，Intel为了达到独占市场的目的，与Rambus联合在PC市场推广Rambus DRAM。RambusDRAM是Rambus公司最早提出的一种内存规格。它采用了一种和SDRAM不同的架构新一代高速简单内存架构，基于一种类RISC(ReducedInstruction Set Computing，精简指令集计算机)理论，这个理论可以减少数据的复杂性，使得整个系统性能得到提高。尽管SDRAM PC133内存的带宽可提高带宽到1064M

29、B/S，加上Intel已经开始着手最新的Pentium 4计划，所以SDRAMPC133内存不能满足日后的发展需求，此时，Intel为了达到独占市场的目的，与Rambus联合在PC市场推广RambusDRAM内存（称为RDRAM内存）。与SDRAM不同的是，其采用了新一代高速简单内存架构，基于一种类RISC(ReducedInstruction Set Computing，精简指令集计算机)理论，这个理论可以减少数据的复杂性，使得整个系统性能得到提高。6 K+ I- R0 _2 h, H在AMD与Intel的竞争中，这个时候是属于频率竞备时代，所以这个时候CPU的主频在不断提升，Intel为了

30、盖过AMD，推出高频Pentium以及Pentium 4 处理器，因此Rambus DRAM内存是被Intel看着是未来自己的竞争杀手剑，RambusDRAM内存以高时钟频率来简化每个时钟周期的数据量，因此内存带宽相当出色，如PC 1066 1066 MHz 32 bits带宽可达到4.2GByte/sec，Rambus DRAM曾一度被认为是Pentium 4 的绝配。' o# , _% w3 q0 j: a7 u9 r( Q尽管如此，Rambus RDRAM内存生不逢时，后来依然要被更高速度的DDR“掠夺”其宝座地位，在当时，PC600、PC700的Rambus RDRAM内存因出

31、现Intel820 芯片组“失误事件”、PC800 Rambus RDRAM因成本过高而让Pentium4平台高高在上（如图11），无法获得大众用户拥戴，种种问题让Rambus RDRAM胎死腹中，Rambus曾希望具有更高频率的PC1066规范RDRAM来力挽狂澜，但最终也是拜倒在DDR 内存面前。）Rambus DRAM的接班人XDR内存技术 , m+Rambus使用400MHz的16位总线，在一个时钟周期内，可以在上升沿和下降沿同时传输数据，这样它的实际速度就为400MHz×2=800MHz，理论带宽为(16位×2×400MHz/8)1.6GB/s，相当于P

32、C100的两倍。另外，Rambus也可以储存9位字节，额外的一位是属于保留位，可能以后会作为ECC(Error Checking and Correction，错误检查修正)校验。由于RDRAM的工艺复杂，价格过高，而且Rambus公司还要收取相应的版权收费，再加上闹得沸沸扬扬的i820回收事件。其它厂家出于市场考虑，根据Rambus双向脉冲的特点，提出了DDR SDRAM，也就是我们现在最主流的内存条。最初DDR内存并未得到Intel的支持，只有少部分使用Athlon处理器的芯片组才支持，但是随着市场的扩大，Intel也渐渐的按捺不住，这种焦急在威盛电子推出P4X266芯片组后终于爆发，推出

33、了Intel使用DDR内存的第一种P4芯片组i845D。严格说来，直到这个时候，Intel还没有完全抛弃支持RDRAM内存的i850芯片组。- H5 8 F* m4 v( LDDR SDRAM(Dual Date Rate SDRAM)简称DDR，也就是“双倍速率SDRAM“的意思。DDR SDRAM也可以说是传统SDRAM的升级版本，最重要的改变是在数据传输界面上。 7 o5 e$ X6 l" H* ( p2 aDDR在时钟信号上升沿与下降沿各传输一次数据，这使得DDR的数据传输速度为传统SDRAM的两倍。由于仅多采用了下降缘信号，因此并不会造成能耗增加。至于定址与控制信号则与传统

34、SDRAM相同，仅在时钟上升缘传输。了一个双向的数据控制接脚。当系统中某个控制器发出一个写入命令时，一个DQS信号便会由内存控制器送出至内存。而传统SDRAM的DQS接脚则用来在写入数据时做数据遮罩同步传输，不会有某个人数据传输较快，而有些数据传输较慢的情况。随着Intel新一代芯片组i915/925的发布，我们又迎来了内存的又一个“春天”，DDR II。 ; U$ f5 _6 j) g3 d7 Q" & L今日之星DDR2内存( e# Z: H; b8 h+ ?, p$ m 随着CPU 性能不断提高，我们对内存性能的要求也逐步升级。不可否认，紧紧依高频率提升带宽的DDR迟早

35、会力不从心，因此JEDEC组织很早就开始酝酿DDR2标准，加上LGA775接口的915/925以及最新的945等新平台开始对DDR2内存的支持，所以DDR2内存将开始演义内存领域的今天。: a. q- g. g# V: H6 d3 J8 h DDR2 能够在100MHz 的发信频率基础上提供每插脚最少400MB/s 的带宽，而且其接口将运行于1.8V电压上，从而进一步降低发热量，以便提高频率。此外，DDR2 将融入CAS、OCD、ODT等新性能指标和中断指令，提升内存带宽的利用率。从JEDEC组织者阐述的DDR2标准来看，针对PC等市场的DDR2内存将拥有400、533、667MHz等不同的时

36、钟频率（如图16）。高端的DDR2内存将拥有800、1000MHz两种频率。DDR-II内存将采用200-、220-、240-针脚的FBGA封装形式。最初的DDR2内存将采用0.13微米的生产工艺，内存颗粒的电压为1.8V，容量密度为512MB。DDR II和DDR 的主要区别 & l! F0 h8 6 Y! j* v: h6 f/ L, ODDR-II内存将是现有DDR内存的换代产品，它们的工作时钟预计将为400MHz或更高。从JEDEC组织者阐述的DDR-II标准来看，针对PC等市场的DDR-II内存将拥有400-、533、667MHz等不同的时钟频率。 ( S* |# T( u/

37、 _8 e" uKingston的DDR-II内存高端的DDR-II内存将拥有800-、1000MHz两种频率。DDR-II内存将采用200-、220-、240-针脚的FBGA封装形式。最初的DDR-II内存将采用0.13微米的生产工艺，内存颗粒的电压为1.8V，容量密度为512MB。DDR-II将采用和DDR-I内存一样的指令，但是新技术将使DDR-II内存拥有4到8路脉冲的宽度。DDR-II将融入CAS、OCD、ODT等新性能指标和中断指令。DDR-II标准还提供了4位、8位512MB内存1KB的寻址设置，以及16位512MB内存2KB的寻址设置。DDR-II内存标准还包括了4位

38、预取数(pre-fetch of 4 bits)性能，DDR-I技术的预取数位只有2位。DDR内存发展蓝图预测7 y+ D9 q2 : t/ T4 W+ 内存的运作方式那么，内存是如何运作的呢？在讲这个之前，先来了解一下跟内存速度有相当大关系的三个名词，分别是 CAS Latency （行地址控制器延迟 /CL ）、 RAS-to-CAS Delay （列地址控制器至行地址控制器延迟）、以及 Row Active Time（列动态时间），当然读者看到这些专有名词时，一定会跟笔者一样，看的一头雾水，什么行？什么列，看不太懂，没关系，笔者把他解释的白话一点，应该就看的懂了。' e- |$

39、F1 e: e内存的数据单元是以矩阵（ Matrix）方式做排列，由行与列的所交错而成，而每一个交叉点即代表一个内存位，数据便是储存在这个内存位上，换句说话，读者可以把整个内存看成一个窗体，数据是储存在窗体中的表格内，循序储存，而它的运作方式是，首先内存控制器先送出单元的列地址，作为模块逻辑寻址用，在经过一段时间，列地址会被送去暂存区，接着控制器会再送出行地址控制，以传送行地址讯号，一直到选择单元的内容送至内存芯片的输出寄存器（ Output Register）上，再进行下一次动作，所以 RAS-to-CAS Delay 指的是列地址暂存后，到行地址执行的这段时间，而 CAS Latency指

40、的是行地址送出信号的时间，所以二者的时间越短，内存的执行效率就越快，而如果储存数据刚好相临的话，只需变成行地址讯号即可，因为内存控制器已经知道列地址，不需再重新寻址一次，所以行地址控制器延迟（ CAS Latency ，又称 CL）在内存的处理性能中就扮演着相当重要的角色，也是一般内存上最常标示的项目，那读者会问，列与列更换时是什么？就是 Row Active Time（列动态时间）。6 F/ l! 9 X6 H9 N# l" p7 |Bank 区块寻址支持 DDR 内存的芯片组，会把内存储存区再细分成四个块（ Banks）或是更多，每个分离的部份即代表了一个内存区 Bank，换句说

41、话，内存控制器可以分别对这四个部份做同步寻址，因此而增加了数据的传输率，因为当数据被一个内存 Bank 读取时，另外一个 Bank可以寻址新的资料区，所以一般在主板的说明手册上，常看到主板支持内存几个 Bank ，如何搭配，即是指这个意思，如 Intel 845G 支援4 个 Bank ， Intel 865PE 支持 8 个 Bank ，即指是可以对 4 或是 8 个 Bank 做同步寻址。   J: f# x9 2 n; # I" e6 _5 8 a3 - I6 M6 w双面不代表就是双 Bank9 U! M" z  e"

42、; p& s8 F" r1 E0 7 b8 z' T$ t: 有些内存在设计上为了增加性能，会以 2 个 Bank 做设计，而不是以 1 个，不过一般人常会把二个 Bank与二面内存搞混，其实这是错的，内存的双面设计，与是否采用 2 Banks设计是不同的，双面设计是以实体线路的方面做区分，把内存颗粒分别设计在正反两面， 2 Banks是以电气方面做区分，把内存数据单元分成二部份，二者不能混为一谈，因为一条双面的 DDR 内存，有可能只采用 1 Bank 设计，而不是 2BanksRDRAM(Rambus)、DDR SDRAM甚至是EDO RAM在本质上讲是一样的。R

43、DRAM、DDR RAM、SDRAM、EDO RAM都属于DRAM(Dynamic RAM)，即动态内存。所有的DRAM基本单位都是由一个晶体管和一个电容器组成。 ( e, E  y; D5 / n$ s: 9 d7 k上图只是DRAM一个基本单位的结构示意图：电容器的状态决定了这个DRAM单位的逻辑状态是1还是0，一个电容器可以存储一定量的电子或者是电荷。一个充电的电容器在数字电子中被认为是逻辑上的1，而“空”的电容器则是0。电容器不能持久的保持储存的电荷，所以内存需要不断定时刷新，才能保持暂存的数据。电容器可以由电流来充电当然这个电流是有一定限制的，否则会把电容击穿。同

44、时电容的充放电需要一定的时间，虽然对于内存基本单位中的电容这个时间很短，只有大约0.2-0.18微秒，但是这个期间内存是不能执行存取操作的。内存至少要每64ms刷新一次，这也就意味着内存有1的时间要用来刷新。内存自动刷新的关键在于当对内存单元进行读取操作时保持内存的内容不变所以DRAM单元每次读取操作之后都要进行刷新：执行一次回写操作，因为读取操作也会破坏内存中的电荷，也就是说对于内存中存储的数据是具有破坏性的。所以内存不但要每64ms刷新一次，每次读操作之后也要刷新一次。这样就增加了存取操作的周期，当然潜伏期也就越长。.) Z) B1 U% g$ ! S- o' ESRAM，静态(S

45、tatic)RAM不存在刷新的问题，一个SRAM基本单元包括4个晶体管和2个电阻。它不是通过利用电容充放电的特性来存储数据，而是利用设置晶体管的状态来决定逻辑状态同CPU中的逻辑状态一样。读取操作对于SRAM不是破坏性的，所以SRAM不存在刷新的问题。 * Q" s# F# G2 I7 J92、SDRAM的结构和功能 # f2 m' 2 E. s9 U3 D3 L内存最基本的单位是内存“细胞”也就是我们前面展示给大家DRAM基本单元示意图所示的部分，对这个部分通称为DRAM基本单元。每个DRAM基本单元代表一个“位”Bit(也就是一个比特)，并且有一个由列地址和行地址定义的唯

46、一地址。8个比特组成一个字节，它可代表256种组合(即2的八次幂)，字节是内存中最小的可寻址单元。 " H- y  A2 A  j! M' O很多DRAM基本单元连接到同一个列线(Row line)和同一个行线(Columnline)，组成了一个矩阵结构，这个矩阵结构就是一个Bank。大部分的SDRAM芯片由4个Bank组成，而SDRAM DIMM(DualInline Memory Module双列直插式)可能由8或者16个芯片组成。SDRAM DIMM有14条地址线和64bit数据线。每一个内存bank都有一个传感放大器(sense

47、ampplifier),用来放大从基本单元读出(或者写入)内容时电荷。传感放大器根据从芯片组发送来的行地址读出相应的数据，这个读出过程需要一定的时间这就是RAS到CAS的延迟，简称TRCD。不同质量的SDRAM的TRCD需要2或者3个周期。现在已经有了正确的行地址，不过还不知道确切的到那个基本单元去获得信息。CAS延迟时间就是内存用于取得正确的列地址所需要的时间。注：Latency(延迟)是一种等待的时间，这与内存芯片本身有关。那个C或CAS指的是Column AddressStrobe(行地址控制器)。我们不妨将内存想成储存数据的数组、或是表格。为了要确定每个数据的位置，我们会将这些位置以行

48、与列的方式来编号。如此一来，正如所想见的，除了CAS(行地址控制器)以外，还有RAS(列地址控制器)。内存基本单元就把信号发送到DIMM的输出缓存，这样芯片组就可以读取它们了。现在我们有了前8个字节的内容，以及在传感放大器中有了正确的行地址，等到下面的24个字节的过程就简单了。这时就由内部计数器负责把下一个列地址的内存基本单元的内容发送到DIMM的输出缓存当中。这样每个时钟周期都有8个字节传送到输出缓存中，这种模式就叫做“突发模式”。 ) M8 p' I3   _/ I主内存的延迟时间(也就是所谓的潜伏期，从FSB到DRAM)等于下列时间的综合：FSB同主板芯片组之

49、间的延迟时间(+/- 1个时钟周期)，芯片组同DRAM之间的延迟时间(+/-1个时钟周期)，RAS到CAS延迟时间：RCD(2-3 个时钟周期,用于决定正确的行地址)，CAS延迟时间 (2-3时钟周期,用于决定正确的列地址)，另外还需要1个时钟周期来传送数据，数据从DRAM输出缓存通过芯片组到CPU的延迟时间(+/-2个时钟周期)。可以看出，一个真正的PC100的SDRAM(CAS2)的内存取得最前八个字节的时间是9个时钟周期，而另外24个字节只是需要3个时钟周期，这样PC100的SDRAM取得32个字节的数据只是需要12个时钟周期。对于同样的情况，也就是当二级缓存未命中的时候，CPU从内存取

50、得数据所需要的延迟时间需要用如下方法计算：CPU倍频×内存延迟时间CPU延迟时间。如果500MHZ(5×100MHz)的CPU需要5×9个延迟周期。也就是说如果二级缓存没有命中，CPU需要45个时钟中期才能得到新的数据。 究竟是什么决定DRAM速度？SDRAM是多bank结构，芯片组可以保持一部分曾经访问过的Bank的行地址，也就是说保持一部分已经被打开的“页面”。如果需要访问的数据在同一列中，那么芯片组不需要等待传感器进行变换这种情况就叫做页面命中。 $ T1 _  P& D6 n7 q4 c$ V3 M这时RAS到CAS延

51、迟时间就是0个时钟周期，只需要经过CAS延迟就能在内存缓冲调入正确数据。所以，页面命中就意味着我们只需要等待列地址的确立，就能得到需要的数据了。不过有的情况下，芯片组请求的内存页面不是处于打开的状态，这就叫做页面失效。在这种情况下，RAS到CAS延迟时间将是2或者3时钟周期(根据内存的品质不同而不同)。这种情况就是前面我们讨论过的情形。如果芯片组已经保持了某一个Bank的某一个行地址，也就是在某一个bank已经打开了一个页面，而请求的数据是位于同一个bank的不同行地址的数据，这种情况是最糟糕的。这样就意味着传感放大器需要首先回写旧的行地址，然后再转换新的行地址。回写旧的行地址所占用的时间叫做

52、“预转换时间”(Prechargetime)，当遇到这种情况时，是最坏的情况。1 L3 H: p& m; Y+ s, p这么说可能有点复杂，我们换个简单点的说法：为了要读出或写入某笔数据，内存控制芯片会先传送列的地址，接下来RAS信号就会被激活。然而，在存取行的数据前，还需要几个执行周期才行，这就是所谓的RAS-to-CAS延迟时间。同样的，在CAS信号被执行后，也同样需要几个周期。使用标 准PC133的SDRAM大约是2到3个周期；而DDRRAM则是4到5个周期。在DDR中，真正的CAS延迟时间则是2到2.5个执行周期。RAS-to-CAS的时间则视技术而定，大约是5到7个周期，这也

53、是延迟的基本因素。你也可以说与CL2.5(DDR)或CL3(SDRAM)比起来，CL2内存更具优势。理论上，这是事实，但还有其它的因素会影响这个数据，例如，新一代处理器的高速缓存较有效率，这表示处理器比较少直接从内存读取数据。再者，列的数据会比较常被存取，所以RAS-to-CAS的发生机率也大，读取的时间也会变多。最后，有时会发生同时读取大量数据的情形，在这种情形下，相邻的内存数据会一次被读取出来，CAS延迟时间只会发生一次。  m: t$ v. W$ c8 U4 a内存颗粒的封装方式经历了DIP、SIP、SOJ、TSOP、BGA、CSP的变革，可谓风风雨雨一路发展而来。在

54、介绍内存颗粒封装之前，让我们先来看看内存的3种模块。- g" u+ K6       在早期的PC中，存储芯片都是直接焊接在主板上的， RAM的容量也就因此固定下来，如果要扩容就很麻烦。为了拓展RAM的容量，后来设计者就把存储芯片做成专门的存储模块，需要的时候再添加。SIMM（单列直插存储模块）体积小、重量轻，插在主板的专用插槽上。插槽上有防呆设计，能够避免插反，而且插槽两端有金属卡子将它卡住，这便是现今内存的雏形。其优点在于使用了标准引脚设计，几乎可以兼容所有的PC机。3 3 q. X' _: p1 b2 1 IDIMM（双列直插存储

55、模块）和SIMM相似，只是体积稍大。不同处在于SIMM的部分引脚前后连接在一起，而DIMM的每个引脚都是分开的，所以在电气性能上有较大改观，而且这样可以不用把模块做得很大就可以容纳更多的针脚，从而容易得到更大容量的RAM。o$ RIMM（Rambus直插式存储模块）其外形有点像DIMM，只是体积要大一点，性能更好，但价格昂贵，发热量较大。为了解决发热问题，模块上都有一个很长的散热片。$ R8) n' ! 5 - y  qDIP早期的内存颗粒也采用DIP（Dual In-line Package双列直插式封装），这种封装的外形呈长方形，针脚从长边引出，由于针脚数量少（

56、一般为864针），且抗干扰能力极弱，加上体积比较“庞大”，所以DIP封装如昙花一现。SIPSIP（Single In-linePackage单列直插封装）只从单边引出针脚，直接插入PCB板中，其封装和DIP大同小异。其吸引人之处在于只占据很少的电路板面积，然而在某些体系中，封闭式的电路板限制了SIP封装的高度和应用。加上没有足够的引脚，性能不能令人满意，很快退出了市场。+ N% , Q. A: c6 S2 Z, QSOJ3 z% 从SOJ（Small OutLine JLead小尺寸J形引脚封装）中伸出的引脚有点像DIP的引脚，但不同的是其引脚呈“J”形弯曲地排列在芯片底部四周，必须配合专门为

57、SOJ设计的插座使用。$ C$ e/ N0 P7 r$ jTSOP: U5 j* q( E! m8 V   在1980年代出现的TSOP封装（Thin Small OutlinePackage薄型小尺寸封装），由于更适合高频使用，以较强的可操作性和较高的可靠性征服了业界。TSOP的封装厚度只有SOJ的三分之一。TSOP内存封装的外形呈长方形，且封装芯片的周围都有I/O引脚。例如SDRAM内存颗粒的两侧都有引脚，而SGRAM内存颗粒的四边都有引脚，所以体积相对较大。在TSOP封装方式中，内存颗粒是通过芯片引脚焊在PCB板上的，焊点和PCB板的接触面积较小，使得芯片向PCB板传

58、热相对困难。. W2 e2 u3 P( Tiny-BGA9 % - d4 W4 T& 2 |   Tiny-BGA（Tiny Ball Grid Array小型球栅阵列封装）是由Kingmax推出的封装方式。由于Tiny-BGA封装减少了芯片的面积，可以看成是超小型的BGA封装。Tiny-BGA封装比起传统的封装技术有三大进步：更大的容量（在电路板上可以安放更多的内存颗粒）；更好的电气性能（因为芯片与底板连接的路径更短，减小了电磁干扰的噪音，能适合更高的工作频率）；更好的散热性能（内存颗粒是通过一个个锡球焊接在PCB板上，由于焊点和PCB板的接触面积较大，所以内存颗

59、粒在运行中所产生的热量可以很容易地传导到PCB板上并散发出去）。mBGA9 # A& m9 x) S( m" B9 s    mBGA（Micro Ball GridArray微型球栅阵列封装）可以说是BGA的改进版，封装呈正方形，内存颗粒的实际占用面积比较小。由于采用这种封装方式内存颗粒的针脚都在芯片下部，连接短、电气性能好、也不易受干扰。这种封装技术会带来更好的散热及超频性能，尤其适合工作于高频状态下的DirectRDRAM，但制造成本极高，目前主要用于Direct RDRAM。3   R6 U0 $   E2

60、d1 u封装方式大检阅内存篇 CSPCSP（Chip ScalePackage芯片级封装）是一种新的封装方式。在BGA、TSOP的基础上，CSP封装的性能又有了革命性的提升。CSP封装可以让芯片面积与封装面积之比超过11.14，接近11的理想情况，绝对尺寸也仅有32平方毫米，约为普通的BGA的1/3，相当于TSOP内存颗粒面积的1/6。这样在相同体积下，内存条可以装入更多的内存颗粒，从而增大单条容量。也就是说，与BGA封装相比，同等空间下CSP封装可以将存储容量提高3倍。而且，CSP封装的内存颗粒不仅可以通过PCB板散热还可以从背面散热，且散热效率良好。同时由于JEDEC（Joint Elec

61、tron DeviceEngineeringCouncil，电子设备工程联合委员会）制定的DDR技术规范，加上TSOP-封装会在DDR成为市场主流时彻底退出市场，所以CSP的改良型WLCSP将会担当起新的封装大任。同时WLCSP有着比CSP更为贴近芯片尺寸的封装方法，在晶圆上就做好了封装布线，因此在可靠性方面达到了更高的水平。WLCSP    接下来我们顺理成章地要说到WLCSP(Wafer Level ChipScalePackage晶圆级芯片封装），这种技术不同于传统的先切割晶圆，再封装测试的做法，而是先在整片晶圆上进行封装和测试，然后再切割。WLCSP有着更明显的优势。首先是工艺工序大大优化，晶圆直接进入封装工序，而传统工艺在封装之前还要对晶圆进行切割、分类。所有集成电路一次封装，刻印工作直接在晶圆上进行，设备测试一次完成，这在传统工艺中都是不可想象的。其次，生产周期和成本大幅下降，WLCSP的生产周期已经缩短到1天