计算机电路基础复习题

1、1、对于某一支路电流的参考方向。A.可以任意设定B.C.要根据其它必须与电流实际方向一致电流参考方向设定D.只能按顺时针方向设定2、如图，已知E=5V,R=10Q,I=1A,则电压U=()V。A>15B、5C>5D、10E|jE.I+u3、稳压二极管是利用PN结的特性，来实现稳定电压作用的。A.正向导通B.反向截止C.反向击穿D.温度特性4、三极管当发射结和集电结都正偏时工作于()状态。A.放大B.截止C.饱和D.无法确定下图所示为三极管的输出特性。该管在UCE=6V,IC=3mA处电流放大倍数B为 。A、60B、80C、100D、10UceAT当晶体三极管的发射结和集电结都反偏时

2、，则晶体三极管的集电极电流将A、增大B、减少C、反向D、几乎为零对放大电路中的三极管进行测量，各极对地电压分别为UB=2.7V,UE=2V,UC=6V,则该管工作在oA、放大区B、饱和区C、截止区D、无法确定某单管共射放大电路在处于放大状态时，三个电极A、B、C对地的电位分别是UA=2.3V,UB=3V,UC=OV,则此三极管一定是A、PNP硅管B、NPN硅管C、PNP铸管D、NPN铸管电路如图所示，该管工作在。A、放大区B、饱和区C、截止区D、无法确定测得三极管IB=30uA时，IC=2.4mA；IB=40uAFl寸，IC=1mA,则该管的交流电流放大系数为A、80B、60C、75D、100

3、用直流电压表测得放大电路中某晶体管电极V1=2V , V2=6V, V3=2.7V,贝I 。人、1为。2为b 3为c为CC、2为e 1为b 3为c为C晶体管共发射极输出特性常用一族曲线表示,1、2、3的电位各为B、1 为 e 3 为 b 2D、3 为 e 1 为 b 2其中每一条曲线对应一个特定的A、iCB、uCEC、iBD、iE16、（2-1,低）某晶体管的发射极电流等于1mA,基极电流等于20uA,则它的集电极电流等于A、0.98mAB、1.02mAC>0.8mAD>1.2mA三极管各个极的电位如下，处于放大状态的三极管是。A、VB=0.7V,VE=0V,VC=0.3VB、VB

4、=-6.7V,VE=-7.4V,VC=-4VC、VB=-3V,VE=0V,VC=6VD、VB=2.7V,VE=2V,VC=2V某放大器由三级组成，已知每级电压放大倍数为KV,则总放大倍数为。A、3KVB、（KV）3C、（KV）3/3D、KV一个三级放大器，各级放大电路的输入阻抗分别为Ril=lMQ,Ri2=100KQ,Ri3=200KQ,则此多级放大电路的输入阻抗为。A、IMQB、100KQC、200KQD、1.3KQ选用差分放大电路的原因是。A、克服温漂B、提高输入电阻C、稳定放大倍数D、提高放大倍数差动放大器抑制零点漂移的效果取决于A、两个晶体管的静态工作点B、两个晶体管的对称程度C、各个

5、晶体管的零点漂移D、两个晶体管的放大倍数38差动放大电路的作用是。A、放大差模B、放大共模C、抑制共模D、抑制共模，又放大差模差动放大电路中当UIl=300mV,UI2=-200mV,分解为共模输入信号UIC=dmV,差模输入信号UID=amV。A、500B、100C、250D、50多级放大器前级输出电阻，可看成后级的。A、信号源内阻B、输入电阻C、电压负载D、电流负载在输入量不变的情况下，若引入的是负反馈，则以下说法正确的是oA、输入电阻增大B、输出量增大C、净输入量增大D、净输入量减小48、（2-3,低）为了实现稳定静态工作点的目的，应采用。A、交流正反馈B、交流负反馈C、直流正反馈D、直

6、流负反馈关于理想运算放大器的错误叙述是（A.输入阻抗为零，输出阻抗也为零；B.输入信号为零时，输出处于零电位；C.频带宽度从零到无穷大；D.开环电压放大倍数无穷大在差动电路中，若单端输入的差模输入电压为20V,则其共模输入电压为（）。A.40VB.20VC.10VD.5V1、理想运放的两个重要结论是（A 虚断 VI+=VI-,虚短 i I+=iI- B虚断 VI+=VI=O ,i I+=iI-=OC 虚断 VI+=VI-=O ,虚短 i I+=iI-D 虚断 i I+=iI-=O ,虚短 VI+=VI-2、对于运算关系为V0=10VI的运算放大电路是（A反相比例运算电路B同相比例运算电路C电压

7、跟随器D加法运算电路3、电压跟随器,其输出电压为VO=1,则输入电压为()A VIB -VI同相输入电路,Rl = 10K,Rf=100K ,输入电压 VI 为 10mv,输出电压VO为（A -100mv100 mvC 10 mvD -10 mv5、加法器,Rl=Rf=R2=R3=10K,输入电压 Vl = 10mv，V2=20mv ， V3=30 mv,则输出电压为（60 mv100 mv10 mvD -60 mv6、反相输入电路,Rl = 10K,Rf=100K ,则放大倍数AVf为10100-10D-100电流并联负反馈可以使输入电阻()输出电阻A增大，减小C减小，减小如图1-2所示的电

8、路中,(A) 6VB增大，增大D减小，增大A点电位为多少？(D)(B)0V(C)3V-6V20AQII000+-1oUo+II试回答在下列几种情况下，应分别采用哪种类型的滤波电路？1 .有用信号频率为lOHzo()2 .有用信号频率低于1000Hzo()3 .希望抑制50Hz交流电源的干扰。()4 .希望抑制2kHz以下的信号。()(从a.低通,b.高通,c.带通,d.带阻四种滤波电路名称中选择一种填写在各小题后的括号中)1 .使用差动放大电路的目的是为了提高()。A输入电阻B电压放大倍数C抑制零点漂移能力D电流放大倍数2 .差动放大器抑制零点漂移的效果取决于（）oA两个晶体管的静态工作点B两

9、个晶体管的对称程度C各个晶体管的零点漂移D两个晶体管的放大倍数3.差模输入信号是两个输入信号的（）,共模输入信号是两个输入信号的（A和B差C比值D4.电路的差模平均值放大倍数越大表示（有用信号的放大），共模抑制比越大表示（）倍数越大AB共模信号的放大倍数越C抑制共模信号和温漂的能力越强5 .差动放大电路的作用是（）。A放大差模B放大共模C抑制共模D抑制共模，又放大差模6 .差动放大电路由双端输入变为单端输入，差模电压增益是）。A增加一倍B为双端输入的1/2C（不变D不定7 .差动放大电路中当UIl=300mV,UI2=-200mV,分解为共模输入信号UIC=（）mV,差模输入信号UID=（）m

10、VoA500B100C250D508 .在相同条件下，阻容耦合放大电路的零点漂移（）。A比直接耦合电路大B比直接耦合电路小C与直接耦合电路相同9 .差动放大电路由双端输出改为单端输出，共模抑制比KCMRR减小的原因是（A AUD不变，AUC增大B AUD减小,AUC不变C AUD减小，AUC增大AUD增大，AUC减小1 .直流放大器中的级间耦合通常采用（A）阻容耦合（B）变压器耦合（C）直接耦合(D)电感抽头耦合2 .差分放大电路的作用是（A）（A）放大差模信号，抑制共模信号（B）放大共模信号,抑制差模信号（C）放大差模信号和共模信号（D）差模信号和共模信号都不放大3 .集成运放输入级一般采用

11、的电路是（A（A）差分放大电路（B）射极输出电路（C）共基极电（D）电流串联负反馈电路4.典型差动放大电路的射极电阻 Re对（有抑制作用。（A）差模信号（B）共模信号（C）差模信号与共模信号（D）差模信号与共模信号都没有5.集成运放有（C（A） 一个输入端、一个输出端（B） 一个输入端、二个输出端（C）二个输入端、一个输出端（D）二个输入端、二个输出端6.电路如图所示，这是一个（）差动放大电路。（A）双端输入、双端输出（B）双端输入、单端输出 （C）单端输入、双端输出（D）单端输入、单端输出1、十进制数1000对应二进制数为,对应十六进制数为A：111110101011111010001111

12、1011001111101110B：3c83D83E83F82、十进制小数为0.96875对应的二进制数为,对应的十六进制数为。A：0.111110.1111010.1111110.1111111B：0.FC0.F80.F20.F13、二进制的1000001相当十进制的,二进制的100.001可以表示为。A：62636465:.3一223+2-222+2-3B23+222+24、十进制的100相当于二进制。 1000000 1100000 1100100 11010005、八进制的100化为十进制为,十六进制的100化为十进制为oA：80726456B：1601802302566、在答案群所给

13、出的关系式中正确的,在给出的等式中不为正确的为。A0.1112<0.7510(2)0.78>0.C16(3)0.610>0.AB16(4)0.1012<0.A16B：0.87510=0.E16(2)0.748=0.937510(3)0.1012=0.A160.3116=0.14187、十六进制数FFF.CH相当十进制数A：4096.34096.254096.75(4)4095.758、2005年可以表示为年；而37308年是指年。A：7c5H6c5H7D5H5D5HB：2000102002102006102008109、二进制数10000.00001可以表示为；将其转换

14、成八进制数为;将其转换成十六进制数为。_5-4-4-5A：25+224+225+224+2B：20.0202.0101.0102.0210、对于不同数制之间关系的描述，正确的描述为。任意的二进制有限小数，必定也是十进制有限小数。任意的八进制有限小数，未必也是二进制有限小数。任意的十六进制有限小数，不一定是十进制有限小数。任意的十进制有限小数，必然也是八进制有限小数。11、二进制整数1111111111转换为十进制数为，二进制小数0.111111转换成十进制数为。A：1021102310241027B：0.93750.968750.9843750.992187512、十进制的160.5相当十六进

15、制的,十六进制的10.8相当十进制的。将二进制的0.100111001表示为十六进制为,将十六进制的100.001表示为二进制为。A：100.510.510.8A0.8B：16.810516516.4C：0.1390.9C10.9C40.9C8D：28+2-828+2-928+2-1028+2-12一、选择题（每题5分，共10题，总分50分）1、组合逻辑电路产生竞争冒险的可能情况是A.2个信号同时由0-1B. 2个信号同时由If。C. 1个信号为0,另1个由0-1D. 1个信号为0-1,另1个由1-02、若在编码器中有50个编码对象，则要求输出二进制代码位数为A.5B、6C、10D、503、一

16、个16选一的数据选择器，其地址输入（选择控制输入）端有（）个。A.1B.2C.4D.164、一个8选一数据选择器的数据输入端有（）个A、8B、2C、3D、45、在下列逻辑电路中，不是组合逻辑电路的有（）。A、译码器B、编码器C、全加器D、寄存器6、101键盘的编码器输出（）位二进制代码A.B.6C.7D.87、以下电路中，加以适当辅助门电路，（）适于实现单输出组合逻辑电路A.二进制译码器B、加法器C、数值比较器D、七段显示译码器8、组合逻辑电路在电路结构上的特点下列不正确的是（）A、在结构上只能由各种门电路组成B、电路中不包含记忆（存储）元件C、有输入到输出的通路D、有输出到输入的反馈回路9、

17、n个变量可以构成（）个最小项。A、nB、2C、2"nD、2"n-l10、标准与或式是由（）构成的逻辑表达式。A、与项相或B、最小项相或C、最大项相与D、或项相与1.下列表达式中不存在竞争冒险的有OA.Y=5+ABB.Y=AB+FCC.Y=ABE+ABD.Y=（A+b）Ad-2.若在编码器中有50个编码对象，则要求输出二进制代码位数为位。A.5B.6C.10D.503 .一个16选一的数据选择器，其地址输入（选择控制输入）端有A.1一个。B.2C.4D.164 .下列各函数等式中无冒险现象的函数式有A .F =BC- +AC +号BB .F =AT +BC +ABC. FE

18、. F5.函数=AC +BC +AB +AB D .F =BC +AC +AB +BC +AB +ACB C +A C +A B + A BF =AC +AB +/，当变量的取值为时，将出现冒险现象。A.B=C = 16.四选一B.B=C=OC.A = 1 , C=0D.A = O ， B = 0数据选择器的数据输出Y与数据输入Xi和地址码Ai之间的逻辑表达式为Y二A . AlAoXo +AiAoXtF Ai A0K2 A 1A0X3D , A1A0X3B , Al AoXooC . A1A0X17 .一个8选一数据选择器的数据输入端有A.1B.2C.3一个。D.4E.88 .在下列逻辑电路中

19、，不是组合逻辑电路的有A.译码器 寄存器B.编码器C ,全加器OD.9 .八路数据分配器，其地址输入端有A.1B.2C.3个。D.4E.810.组合逻辑电路消除竞争冒险的方法有A.修改逻辑设计C.后级加缓冲电路扰11.101键盘的编码器输出B.在输出端接入滤波电容D .屏蔽输入信号的尖峰干A.2B.612.用三线-八线译码器74LS 138一位二进制代码。C.7D.8实现原码输出的8路数据分配器，应A. sta =1 , C STa =1 ，STb =D , STC =0 ST?=O ， STc =DB.D.13.以下电路中，加以适当辅助门电路,STa = 1 , S?B =D , STC =

20、DSTa =D , STb =0 , STc =0适于实现单输出组合逻辑电路。A.二进制译码器B.数据选择器C.数值比较器D.七段显示译码器14.用四选一数据选择器实现函数Y=A1A0A1A0,应使A.D o=D 2 =0 , D 1 =D 3 =1C .D o=D i =0 , D 2 =D 3 二115 .用三线-八线译码器74LS 138 函数Y=A2 A无1,应。A.用与非门，Y= Y0Y1Y4Y5Y6Y7C .用或门，Y=Y2 Y7 +一Y= Yo +Y1+Y4+ Ys+Ye7l.N个触发器可以构成能寄存 的寄存器。A.N-1B.NB .D o =D 2 =1 , D 1 =D 3

21、=0D .D o =D 1 =1 , D 2 =D 3 =0和辅助门电路实现逻辑B.用与门，Y=Y2Y3一D .用或门， 位二进制数码D.2 NC.N + 12 .在下列触发器中，没有约束条件的是oA.主从JKB,主从DC.同步RSD.边沿D3 .一个触发器可记录一位二进制代码，它有个稳OA.OB.lC.2D.34 .存储8位二进制信息要个触发器。A.2B.35 .对于T触发器， 使输入T= 。A.OB.16 .对于T触发器， 使输入T= oA.OB.l7 .对于D触发器， A.OB.l8 .对于JK触发器，若 逻辑功能。C.4 若原态Q 11 =0,欲C.Q 若原态Qn=l,欲C.Q欲使 Q

22、 n + 1 =Q nC.QJ=K,则可完成D.8使新态Q"i =1 ,应D.Q使新态Qn + l =1 ,应D . Q应使输入D5 oD.Q 触发器的A.RSB.DC.T9 .欲使JK触发器按Qn + =Qn工作，D.T '可使JK触发器的A J=K = 0D J=Q,K=010 .欲使JK触B J=Q ,K = q C J= q ,K=Q发器按Q n + 1=qF工作，可使JK触发器的输端A J=K = 1D J=Q,K = 1B J=Q,K= QC . J= q ,K=Q欲使JK触发器按Q + 1二0工作，可使JK触发器的A J=K = 1B J=Q,K=QC J=Q,

23、K = 1D J=0,K = l12 .欲使JK触发器按Q l=1工作，可使JK触发器的输入端A J=K = 1B J=l,K = 0C J=K =D J=K = 013 .欲使D触发器按Qn + 1 = QnA.OB.l工作，C.Q应使输入正o14 .下列触发器中，克服了空翻现象的有A.边沿D触发器8.主从口5触发器oC.同步RS触发D.主从JK触发器15 .下列触发器中，没有约束条件的是A .基本R S触发器B .主从R S触发器发器D .边沿D触发器16 .描述触发器的逻辑功能的方法有A.状态转换真值表B.特性方程D.状态转换卡诺图17 .为实现将JK触发器转换为D触发器，应oC.同步R

24、S触 oC.状态转换图使AJ=D,K =d B.K=D J=18 .边沿式D触发器是一种d C.J=K=D D J=K= D 稳态电路。A.无B.单C.双D.多1.同步计数器和异步计数器比较,同步计数器的显著优点是A.工作速度高B.触发器利用率高C.电路简单D.不受时钟CP控制。2 .把一个五进制计数器与一个四进制计数器串联可得到进制计数器。A.4B.5C.9D.203 .下列逻辑电路中为时序逻辑电路的是oA.变量译码器B.加法器C.数码寄存器D.数据选择器4 .N个触发器可以构成最大计数长度（进制数）为的计数器。A.NB.2NC.N2D.2N5 .N个触发器可以构成能寄存位二进制数码的寄存器

25、。A.N-1B.NC.N+1D.2N6 .五个D触发器构成环形计数器，其计数长度为。A.5B.10C.25D.327 .同步时序电路和异步时序电路比较，其差异在于后者oA.没有触发器B.没有统一的时钟脉冲控制C.没有稳定状态D.输出只与内部状态有关8 .一位8421BCD码计数器至少需要一个触发器。A.3B.4C.5D.109 .欲设计0,1,2,3,4,5,6,7这几个数的计数器，如果设计合理，采用同步二进制计数器，最少应使用级触发器。A.2B.3C.4D.810 .8位移位寄存器，串行输入时经一个脉冲后，8位数码全部移入寄存器中。A.lB.2C.4D.811 .用二进制异步计数器从0做加法

26、，计到十进制数178,则最少需要个触发器。A.2B.6C.7D.8E.1012 .某电视机水平-垂直扫描发生器需要一个分频器将31500Hz的脉冲转换为60Hz的脉冲，欲构成此分频器至少需要个触发器。A.10B.60C.525D.3150013 .某移位寄存器的时钟脉冲频率为lOOKHz,欲将存放在该寄存器中的数左移8位，完成该操作需要时间。A.10uSB.80uSC.100pSR.300nl手14 .若用JK触发器来实现特性方程为Qn1醺11ab,则JK端的方程为。AJ=AB,K=BJ=AB,K=_CJ=K=ABD.J=K=ABAtAB-AtAE15 .要产生10个顺序脉冲，若用四位双向移位

27、寄存器CT74LS194来实现，需要片。A.3B.4C.5D.1016 .若要设计一个脉冲序列为1101001110的序列脉冲发生器，应选用个触发器。A.2B.3C.4D.1010 .组合逻辑电路中的冒险是由于引起的。A.电路未达到最简B.电路有多个输出C.电路中的时延D.逻辑门类型不同11 .用取样法消除两级与非门电路中可能出现的冒险，以下说法哪一种是正确并优先考虑的？A.在输出级加正取样脉冲B.在输入级加正取样脉冲C.在输出级加负取样脉冲D.在输入级加负取样脉冲12 .当二输入与非门输入为变化时，输出可能有竞争冒险。A.01-10B.00-10C.1011D.110113 .译码器74HC

28、138的使能端e1e?E3取值为时，处于允许译码状态。A.OilB.100C.101D.01014 .数据分配器和有着相同的基本电路结构形式。.A.加法器B.编码器C.数据选择器D.译码器15 .在二进制译码器中，若输入有4位代码，则输出有个信号。A. 2B. 4C. 8D. 1616 .比较两位二进制数A=AiAo和B=BiBo，当A>B时输出F=l,则F表达式是C. F =AiBi + AiBi AoBoB. F =AiAo +Bi +BoD. F 或 1B1 +Ao +Bo17.集成4位数值比较器74LS85级联输入Ia<B、Ia=b、Ia>b分别接001,当输入二个相

29、等的4位数据时，输出Fa<b、Fa=b、Fa>b分别为A.010|B.001C.100D.Oil18 .实现两个四位二进制数相乘的组合电路，应有个输出函数。A.8B,9C.10D.1119 .设计一个四位二进制码的奇偶位发生器（假定采用偶检验码），需要个异或门。A.2B.3C.4D.520.在图T3.20中，能实现函数f0+BC的电路为O74LS138(C )A.电路（a）(b)图 T3.20B.电路(b)C.电路(c) D.都）o1条数据线C.16条地址不是1. DRAM2164（64KXI）外部引脚有（A.16条地址线、2条数据线B.8条地址线、线、1条数据线D.8条地址线、2

30、条数据线分析：从芯片容量（64KX1B）来看，有64K个编址单元，应有16条地址线（216=64K）o但DRAM芯片集成度高、容量大、引脚数量不够,一般输入地址线采用分时复用锁存方式，即将地址信号分成二组、共用一组线，分两次送入片内。而2164却有二条数据线，一条作为输入，一条作为输出。答案：D2. 8086能寻址内存贮器的最大地址范围为（）。A.64KBB.512KBC.1MBD.16KB分析：8086有20条地址总线A0A19,它可以表示22O=1M个不同的状态。答案：C3,若用IKX4的芯片组成2KX8的RAM,需要（）片。A.2片B.16片C.4片D.8片分析：2片（IKX4）一组构成IKX8的RAM,所以需要4片。答案：C4.某计算机的字长是32位,它的存储容量是64K字节，若按字编址,它的寻址范围是（）。A.16KB.16KBC.32KD.64K分析：因字长是32位，4个字节才能构成一字单元，若按字编址,贝U64KB4B=16K答案：A5 .采用虚拟存储器的目的是（）。A.提高主存的速度B.扩大外存的存储空间C.扩大存储器的寻址空间D.提高外存的速度分析：虚拟存储器的作用是使编程人员在写程序时不用考虑机器的实际内存容量，可以写出比实际配置的物理存