基于Verilog的数模转换器的设计(5)

1、基于Verilog的数模转换器的设计基于Verilog的数模转换器的设计电子信息工程专业陈琪摘 要数/模转换(D/A)电路，是数字系统中常用的电路之一，其主要作用是把数字信号转换成模拟信号，通常是利用专用的数/模转换(D/ A)芯片来实现的。本文的设计为一种8位高速数模转换器，设计方案确定了输入方式为并行输入，输出为电流 互补输出，以实现高速的要求，然后在分析了转换电路的性能参数以后，采用主从一分 段式的电流舵结构来实现高速数模转换，电流源应用电流分裂技术，其中开关采用全差 分电流开关。在完成硬件结构的基础上，采用 verilog-AMS语言对本设计进行了模拟仿 真。关键词数模转换电路；并行串

2、出；模拟仿真；可编程逻辑器件Design of the DAC based on VerilogElectronic Information Engineering Specialty CHEN QiAbstract: D / A con verter (D / A) circuit is a circuit com mon ly used in digital systems, one of its main function is to con vert the an alog sig nal digital sig nal, usually uses a dedicated D / A

3、con verter (D / A) chi p to achieve of. This article was desig ned to be a 8-bit high sp eed DAC desig n to determ ine the input for the p arallel input and out put for the curre nt comp leme ntary out pu t, i n order to achieve high-s peed requireme nts, and the n an alyzes the circuit's p erfo

4、rma nee p arametersafter conv ersi on, with master-slavea sub-t ype structure to achieve high-speed current-steering digital-analog conversion, Current source application current splitting technique, which uses a fully differential current switch switches. In the completion of the structure based on

5、 the use Verilog-AMS Ianguage of this design was simulated.Key words： Digital-analog converter circuit; parallel string out; simulation; field p rogrammable gate array3弓I言1.1本课题研究的主要内容.1.2国内外研究现状数/模转换电路的结构和功能.2.1数/模转换电路的组成.2.2 D/A转换器的结构 系统硬件的设计3.1总体结构设计3.2单元电路设计3.2.13.2.2电路网络组态设计 电流开关设计. 电流源偏置设计3.2.

6、33.3 8位D/A转换器3.3.1引脚及其功能3.3.2 DA0832的工作方式.3.3.3 DA0832的功能应用. 基于VRILOG勺行为模型描述.4.1 VerilogAMS语言概述4.2 VErilogAMS的行为模型结构4.3 VerilogAMS程序的仿真.5模拟仿真结果5.1静态参数模拟5.2建立时间模拟结束语参考文献致谢111112121314151517192021基于Verilog的数模转换器的设计1引言数/模转换(D/A)电路，是数字系统中常用的电路之一，其主要作用是把数字信号 转换成模拟信号，通常是利用专用的数/模转换(D/A)芯片来实现的。DAC083是 Analo

7、g Device公司生产的的8位数/模转换(D/A)芯片，它是双列直插式8位D/A转换器。 能完成数字量输入到模拟量(电流)输出的转换。即数字信号被一位一位地写入 DAC0832 数/模转换(D/A)芯片中，因此，DAC0832要与一个控制器配合使用才能发挥作用。常 规的方法，是以CPU乍为控制部件，通过软件编程的方式来控制 DAC0832从而实现数 /模转换功能的。软件实现法虽然简单，但必将会占用大量的CPL时间，削弱了 CPUS时处理能力，降低了系统的可靠性。针对以上情况，在此设计了基于可编程逻辑器件(FPGA)数/模转换电路，利用可编程逻辑器件(FP-GA)直接控制模转换(D/A)芯片D

8、AC0832 进行数/模(D/A)转换，取代传统的“ CPU专用的数/模转换(D/A)芯片”设计结构， 有利于提高系统的抗干扰能力和可靠性。1.1本课题研究的主要内容对数模转换器的理解和设计，首先将单片机分成几个大的模块，再向下划分成功能 单一的模块。然后运用硬件描述语verilog语言对各个模块进行逻辑描述，同时应用 EDA 集成开发工具Candenee Spectre软件提供的时模拟器对各个模块(包括各子模块和顶层 模块)的功能进行软件仿真。完成软件真后下载到FPGA/CPL器件中进行硬件级的测试。 课题采用GW48-C型ED麒箱对所设计的软核模块进行硬件级的测试。箱内的可编程逻辑 器件是

9、Alter司的FLEX10K(属于FPG类型)系列器件中的EPFI0K10LC84-4由EPFIOKIOL84 4器件的逻辑门有限，以单独完成了串行口等模块的硬件级测试。1.2国内外研究现状在数字模拟混合电路系统中，数模转换器是不可缺少的关键电子元器件。当前，为 了适应计算机、通讯和多媒体技术的飞速发展以及高新技术领域数字化进程的不断加 快，数模转换器在工艺、结构和性能上都有了很大的变化，正朝着低功耗、高速度和高 分辨率的方向发展。进入20世纪90年代后，结合基于数模转化器的设计，可编程逻辑 集成电路技术也进入飞速发展时期。器件的可编程门数超过了百万门，并出现了内嵌复 杂功能模块的SoPC这种

10、大规模可编程逻辑芯片的出现为单片机芯片重构开辟了新的途 径。本课题就是要以FPGA/CP LD器件作为载体，以现代EDA技术为手段，应用EDA技 术实现一种固定信号格式的串并转换， 利用Verilog-AMS语言对一块可编程逻辑器件进 行编程.实现单片机串行口输出的串行数据到8位并行数据的转换。目前，国内有数家集成电路设计公司在开发模数转换器电路产品。其中，上海中芯国际，北京昆腾，芯原微电子和华虹 NEC等主要针对SoCr品应用，开发嵌入式模数转 换器IP核；成都华微，成都登巅，以及部分研究所(如航天772所，中电集团24所和58所等)有开发单片的模数转换器产品。2数/模转换电路的结构和功能2

11、.1数/模转换电路的组成(1) D/A转换器的基本工作原理数/模转换就是将数字量转换成与它成正比的模拟量。数字量：(D3DDD)2= (D3X 23+ CbX 22+ D X 21+ DbX 2°) 10(1101) 2 = (1 X 23+ 1 X 22+ 0X 21+ 1 X 20) 10模拟量：uo= K(D3 X 23+ D X 22+ D X 21+ D X 20) 10uo= K(1 X 23 + 1 X 22+ 0X 21+ 1 X 20)10 (K为比例系数)(2) 电路组成如图1所示。电路由解码网络、模拟开关、求和放大器和基准电源组成。UREFD3i1D2 i1D1

12、D0i11111!11111!111111 J|A1 r111i1111 -J.11l"1111 Jr111L kI11Ah11l/ 'S3恃 152RS2R+空R一w.1A、RFOU0图1数模转换基本电路原理图(图中的双向模拟开关 D=1时接运放 D=0寸接地；R-2R倒T形电阻形成解码网络)从图1可以看出，由于集成运算放大器的电流求和点 2为虚地，所以每个2R电阻的 上端相当于接地，从网络的A、B、C点分别向右看的对地电阻都是2R。2.2 D/A转换器的结构电流定标型D/A转换器分三种：权电阻型D/A转换器、R-2R弟形电阻网络DZA转换器、 电流舵型D/A转换器。本设计

13、采用电流舵型D/A转换器。电流舵型D/A转换器，又称电 流源型D/A转换器，是用有源器件（一般是M0管）构成的电流源来提供加权电流。与电 阻型加权D/A转换器相比，电流舵型D/A转换器速度非常快对开关的寄生参数不敏感。 电流源根据权系数不同，可分为二进制加权型和一进制加权型（温度计型）。二进制电流舵型DZA转换器的电路原理框图如图2所示。二进制型电流舵D/A转换器的工作原理与 电阻加权型基本类似，只是用加权的电流源来代替加权的电阻来提供权电流。电流源提 供加权电流可以通过两种方式来实现。一种是改变电流源 MO®宽长比，如最低位宽长 比为V/ L,高一位宽长比为2V/ L,依次电流源M

14、0管的宽长比按指数2向上增长；二是 改变相同尺寸M0管的个数，最低位用1个，高一位用2个，向上个数按指数2增长。后者 的匹配性方面效果比前者好。图2二进制电流型D/A转换器18一进制电流舵加权型（温度计型）D/A专一进制加权型D/A专换器的电路原理框图：表1是2位二进制编码与一进制转换的真值换器（如图3所示）先将二进制编码的数字输入转变为一进制码 （温度计码），然后用一 进制编码分别控制一个电流源流向负载或地。表。图3温度计码电流型D/A转换器表1二进制码温度计码的真值表二进制编码对应温度计码00000010011001111111与11位二进制编码相对应的一进制编码有2n 一 1位，当二进制

15、编码换算成十进制数 为D时，一进制编码的低D位全部为1，其他全部为0。也就是随着二进制编码逐渐增大, 相应的一进制编码的各位（从低位向高位）依次由0变为1。3系统硬件的设计3.1总体结构设计通过上述介绍的D/A转换器的一些常见结构，我们深刻了解了他们各自的优点和不 足之处。对本设计的着眼点一 8位和高速，我们需要选择合适的结构来实现这一目标。 首先，输入方式从两种输入方式中选择并行输入，因为相对于串行输入方式来说，并行 数字输入结构最大的优点是速度更快， 虽然并行数字输入结构有电路复杂程度随着分辨率的提高而增加的缺点，但是由于设计要求分辨率为8位，相对不高，而速度是要实现的主要参数要求，因此权

16、衡两方面，选择并行数字输入结构。其次，输出采用电流输出 作为所设计的D/A转换器的输出方式，由于电流输出和电压输出相比，具有速度快的特 点，若想把输出电流转变为电压，贝W加一级电流变电压的电路即可。如前所述，D/A转换器根据工作原理可分为电流定标、电压定标和电荷定标三种。电压定标D/A转换器的一个严重的缺点是位数较多的 D/A转换器所需要的组件太多；电荷定标D/A转换器的 缺点是当转换器位数较多时，需要的电容比会很大，并且大量的大电容会增大电路的面 积。电压定标和电荷定标特别适合 MOSfe路采用，而电流定标多用于双极 D/A转换器， 由于同种条件下，电流定标结构的D/A转换器的速度性能优于电

17、压定标和电荷定标结构 的D/A转换器，因此根据现有条件和目标参数，选用电流型作为D/A转换器的工作方式。 由于所设计的D/A转换器的分辨率是8位，拟采用分段电流舵(高四位)4十4(低四位) 形式进行内部结构设计，这样可以大大降低权电流晶体管的发射极面积比，充分利用芯 片面积，这种组态对于8位甚至更高位或更高分辨率的 D/A转换器是非常适用的。工艺 实验选用重庆二十四所的3协m工艺线作为实验的基础，采用双极工艺研制。3.2单元电路设计3.2.1电路网络组态设计D/A转换器的电路组态有二进制加权电流源组态、等值电流源组态、主一从梯形网 络结构和分段梯形结构等几种，个个组态都有其各自的特点。(1)

18、二进制加权电流源电路2:26:25:2:23:2:2:1，MS序口 LSB因此对于高位转换器来说，所有电在该结构的单片实现中，为了避免 VBE失配造成的误差，必须保持二进制加权电流 源晶体管的射极电流密度相等。实际上，是通过电流源晶体管发射极面积配比实现的， 即8位D/A转换器的各个电流源晶体管发射极面积比为 两个电流源晶体管发射极面积的配比就需要128:1，流源晶体管发射极面积的完全配比并不现实。R一 ZR梯形网络进行结合可以 但等值电流源组态中发(2) 等值电流源电路采用等值电流源与按二进制方式对电流进行配比的 避免发射极面积配比和二进制加权电流源相关的不等切换问题。 射极电流是由发射极电

19、阻 RE选择设定的，为了消除 VBE失配的影响，发射极电阻要选 的足够大，大量的大电阻无疑会增加芯片面积。(3) 分段梯形结构分段梯形网络由三部分构成：阶跃发生器、段发生器和段译码器。分段D/A转换器的工作原理：四个等值电流源产生段电流他们都等于满刻度输出电流的四分之一，段电 流的特定组合由段译码器的输出选定。这种结构的转换器只具有单调性特点，不满足高速的要求。（4）主一从梯形网络这种方案中，基本或主要的梯形网络用于较高位，而其次的或从属的梯形网络则用 于较低位。电路的工作如图4所示。Y #卫”I/2I/4I/8LSBr r r / rk. L k. k. kQ图4利用主-从梯形网络组态组成的

20、8位D/A转换器MSBKKK 1+a I81图4中，主梯形网络中最后的晶体管 Q产生等于主梯形网络中最低位的电流I。该 电流用于驱动从梯形网络，并在从梯形网络中进一步分配构成余下各位电流，即实现了 电流分裂。权电流晶体管发射极面积的等比例配比是保证权电流精密匹配的重要条件之 一，而权电流精密匹配又是保证转换器精度的关键。采用电流分裂技术避免了晶体管发 射极面积比例太悬殊，大大减小了管芯面积，而且保证了权电流的精密匹配，同时也为 转换器的精度要求提供了保障。因此这种组态对于8位甚至更高位或更高分辨率的 D/A转换器非常适用。下面图5为所设计D/A转换器实际所采用的组态图，从图5可以很清楚的看到电

21、流 分裂技术的应用和R一ZR网络与加权电流源网络的综合运用，这可以看作是主一从梯 形网络的一种特殊情况。这种结构在电路的最低位中采用以面积配比电流镜组态的有源 电流配比法，图5中，从梯形网络最低4位用有源电流配比构成，即通过面积定标的电 流镜完成。图中各电流存在如下关系：（1）（2）（3）11:12:13:14=8:4:2:116:17:15:19=8:4:2:2 16+17+15+19=15最终电路权电流输出晶体管发射极面积之比为：Q1:Q2:Q3:Q4:Q5:Q6:Q7:Q8:Q9=8:4:2:I:I:4:2:I:I从完全采用有源电流配比网络的27:1悬殊比例降为23:1。R一 ZR网络与

22、加权电流 源网络的综合运用，扬长避短，大大降低了电路的复杂程度，使设计的 D/A转换器发射 极面积配比减到最小。3.2.2电流开关设计电流定标D/A转换器的性能和响应速度强烈依赖于电路所用电流开关的特性。为适合高速D/A转换器的应用，电流开关应该必须具有如下特性：(1) 高速。开关速度高表明电路能在瞬间迅速切换。为了减少寄生电容的影响，在 切换接点处的电压摆幅必须保持为最小。(2) 隔离好。在电路的数字切换信号和电路系统的模拟部分之间提供良好的隔离。(3) 反向漏电流小。关态时，通过开关的漏电流应小到可以忽略不计。(4) 逻辑兼容性。切换动作所需之逻辑控制信号电平和振幅与常规D/A/转换器电路

23、设计及模拟仿真的逻辑电平相兼容。在双极型电流开关中，电流的切换作用是利用二极管或晶体管的正向或反向偏置实 现的。在正常工作条件下，由于硅 Pn结的反向漏电流与位电流相比小得可以忽略不 计，所以除非由于温度升高引起的温度效应，一般情况下，低反相漏电流并不是设计中 应该考虑的主要问题。D/A转换器所用的电流开关有两种，单端式和差分式，差分式电流开关，避免了开 关节点处的大电压摆幅，因此，比单端式的电流开关有更快的切换速度。因此采用全差 分电流开关作为所设计D/A转换器的电流开关。原理如图6所示。Vcc9MSB）了数字输入Q11（LSB)VCC-Vbe 数字输入(K Q5逻辑阀值Q3Q9Q122R_

24、|i_R/ Q7I2R0Q10丄I outlout图6全差分电流开关示意图晶体管Q5所起的作用是恒流源，当数字输入为“ 1”时，即输入到Q4的基极电压 VB>VT内部的逻辑闽值电压），Q4截止，Q1截止，Q3导通，Q2导通，此时Q6的集电极 电流通过Q3和Q2输出到Iout ;当数字输入为“O'时，即输入到Q4的基极电压VB<VT内 部的逻辑闽值电压），Q3截止，Q2截止，Q1导通，Q4导通，Q6的集电极电流通过 Q4 和Q1输出到Iout，因此Iout与Iout存在互补关系。由于Q1, Q2, Q6发射极面积与流过的电流成正比（按权值设计的），因此各管的VBE 和HFE接

25、近于相等，并且工艺上要严格匹配，做到位开关差分对管（Q1、Q2 Q7 Q8）和恒流晶体管（Q6, Q2）的VB和h差异最小。这种开关比压控开关速度快，其速度与被切 换的电流几乎无关，此开关中npn差分对管（Q1和Q2, Q7和Q8）的发射极相连接，使得 无论位的逻辑状态是“ 0”或“l”，差分对管的发射极电压相同，位电流不对晶体管的 寄生电容进行冲放电，因此这大大提高了开关速度，但是差分开关存在因开关晶体管 有限而造成的输出电流误差，这是电流源偏置设计需要解决的问题。3.2.3电流源偏置设计由于存在差分开关因开关晶体管 P有限而造成输出电流误差的实际问题，因此，设 计电流源偏置时要考虑可以消除

26、基极电流误差的电路。设计中所采用的电流源偏置的电路原理图如图7所示。在该电路中，围绕运算放大器 A的反馈环路添加了晶体管 QA以致电流IA相对于 所有定标的电流比工re，高出的数量均等于QA的基极电流labIA=I ref +I AB =（ p +1）I ref / p（6）它己无基极电流误差。换言之，电流开关的基极电流误差补偿是通过图7中的晶体管Q的基极电流，把与失调电流相等的数量引进到偏置反馈环路中而实现的。3.3 8位D/A转换器3.3.1引脚及其功能DAC0832是双列直插式8位D/A转换器。能完成数字量输入到模拟量（电流）输出的 转换。图8和图9分别为DAC0832勺引脚图和内部结构

27、图。其主要参数如下：分辨率为 8位，转换时间为1卩S,满量程误差为± 1LSB参考电压为（+10-10）V，供电电源为 （+5+15）V,逻辑电平输入与TTL兼容。从图8中可见，在DAC083冲有两级锁存器， 第一级锁存器称为输入寄存器，它的允许锁存信号为ILE，第二级锁存器称为DAC寄存器，它的锁存信号也称为通道控制信号/XFERloutl电 Isb DIO>DllD12KftDI3VrefDI4ILEDJ5DJ6MSBDI7C£ Xfer1112 919716 IT14图8 DAC0832引脚图在下面图9中，当ILE为高电平，片选信号/CS和写信号/WR1为低电平

28、时，输 入寄存器控制信号为1，这种情况下，输入寄存器的输出随输入而变化。此后，当 /WR1 由低电平变高时，控制信号成为低电平，此时，数据被锁存到输入寄存器中，这样输入 寄存器的输出端不再随外部数据 DB的变化而变化。对第二级锁存来说，传送控制信号/XFER和写信号/WR2同时为低电平时，二级锁存控制信号为高电平，8位的DAC寄存器的输出随输入而变化，此后，当/WR2由低电平变高时，控制信号变为低电平，于是将输入寄存器的信息锁存到DAC寄存器中。图9中其余各引脚的功能定义如下：(1) DI 7DI0 : 8位的数据输入端，DI7为最高位。(2) 1 OUT1：模拟电流输出端1,当DAC寄存器中

29、数据全为1时，输出电流最大，当DAC 寄存器中数据全为0时，输出电流为0。(3) I OUT2 :模拟电流输出端2， I OUT与I OUT1的和为一个常数，即I OUTl+ I OUT2=常数。(4) Rfb :反馈电阻引出端，DAC0832内部已经有反馈电阻，所以Rfb端可以直接接到 外部运算放大器的输出端，这样相当于将一个反馈电阻接在运算放大器的输出端和输入 端之间。(5) V REF :参考电压输入端，此端可接一个正电压，也可接一个负电压，它决定 0至 255的数字量转化出来的模拟量电压值的幅度， Vref范围为(+10-10)V。Vref端与D/A内 部T形电阻网络相连。Vcc :芯

30、片供电电压，范围为(+515)V。(7) AGND :模拟量地，即模拟电路接地端。(8) DGND :数字量地。3.3.2 DA0832的工作方式DAC083訓处于三种不同的工作方式： 直通方式：当ILE接高电平，CS、WR1、WR2和XFER都接数字地时，DAC 处于直通方式，8位数字量一旦到达DI7DI0输入端，就立即加到8位D/A转换器，被 转换成模拟量。例如在构成波形发生器的场合，就要用到这种方式，即把要产生基本波 形的数据存在ROM中，连续取出送到DAC去转换成电压信号。(2)单缓冲方式：只要把两个寄存器中的任何一个接成直通方式，而用另一个锁存 器数据，DAC就可处于单缓冲工作方式。

31、一般的做法是将 WR2和XFER都接地，使DAC寄存器处于直通方式，另外把ILE接高电平，CS接端口地址译码信号，WR1接CPU勺WR 信号，这样就可以通过一条MOV指令，选中该端口，使CS和WR1有效，启动D/A转换。(3)双缓冲方式：主要在以下两种情况下需要用双缓冲方式的D/A转换。需在程序的控制下，先把转换的数据输入输入缓存器，然后在某个时刻再启动D/A 转换。这样，可先选中CS端口，把数据写入输入寄存器；再选中 XFER端口，把输入 寄存器内容写入DAC寄存器，实现D/A转换。在需要同步进行D/A转换的多路DAC系统中，采用双缓冲方式，可在不同的时刻把 要转换的数据打入各DAC的输入寄

32、存器，然后由一个转换命令同时启动多个 DAC专换。 先用3条输出指令选择3个端口，分别将数据写入各DAC的输入寄存器，当数据准备后,再执行一次写操作，使XFER变低同时选通3个D/A的DAC寄存器，实现同步转换。3.3.3 DAC0832 的应用VCC+5V图10单片机和DAC0832直通式输出连接图Uout=图10为单片机和DAC0832直通方式输出连接图，运放输出电路输出电压为(D/256)*Vref例如上图中向 DAC0832传送的8位数据量40H(01000000B),则输出电 压Ubu= (64/256)*5V= 1.25V，其输出过程可用 MOV P1 , #40H 一条指令完成。

33、4基于Verilog的行为模型描述4 .1 Verilog-AMS 语言概述Verilog-AMS语言是一种高层次的模块化硬件描述语言，它用模块的形式来描述模 拟系统及其子系统的结构和行为。Verilog-AMS语言可分为数字电路描述子集109. HDL 和模拟电路描述子集Verilog-AMS。在本文中，主要使用Verilog-AMS对D/ A转换器的模 拟电路部分进行行为级描述。Verilog-AMS语言对模拟电路的描述可以分成两种类型： 一种是行为描述，另一种是结构描述。行为描述是指用一些数学表达式或者传输函数来 描述目标电路的行为，其描述范围可以从基本的电阻、电容到十分复杂的滤波器或其

34、他 模拟系统；而结构描述则是对各个子模块在系统中的用途以及子模块与子模块之间的连 接关系进行描述，这可以理解为是对系统结构框图的描述。完整的结构描述需要包括对信号、端口和基本参数的定义。采用Verilog AM语言描述的模块从而对整个进行系统 仿真的流程如图11所示。为了便于实现模拟电路系统性能与物理实现之间的优化设计， 方便定义输入与输出信号之间的数学函数关系，Verilog-AMS提供了多层次的行为和结构模型及多种行为模块描述函数，除了常用的时间积分函数idt()，时间微分函数ddt()等之外，还定义了一些特殊的函数，比如转换整形函数slew()，拉普拉斯变换函数lap lace zp()

35、，延迟函数delay()等。禾U用这些函数，结合对信号的定义，可以完成对 各种模拟模块的行为描述。为了使描述的模块更加符合实际情况，还可以在行为描述中 加入延时、噪声等。行为描述所生成的模块可以直接用Cade nee Spectre仿真器进行仿真，根据仿真结果和实际要求的性能指标对添加的参数进行调整；也可以作为一个子系 统整和到上一级电路中对上层电路进行仿真验证。这样的具体意义有两点：一是可以在 系统级对整个电路进行优化设计；二是由于子模块是直接描述的行为，不需要考虑管级, 因此在模拟仿真的过程中，大大减少了运算量，节省了仿真时间，提高了精度。Verilog AM行为级模型能映射成网表，网表模

36、型包括行为模型的模型名、参数等，其端口对 应于行为模型的端口。4.2 Verilog-AMS 的行为模型结构(l)Vcrilog-AMS程序是由模块构成的，每个模块的内容都镶嵌在 module-endmodule 两个语句之间，每个模块实现特定的功能，模块可以进行层次嵌套； 每个模块首先要进行端口定义，并说明输入(input)和输出(output)或者输入输 出(inout)端口，然后对模块的功能进行逻辑描述；(3) Verilog-AMS程序的行为模型描述包含在analog begin和end语句之间；Verilog-AMS程序的书写格式自由，一行可以写几个语句，一个语句也可以分多 行写；(

37、5) 一个完整的源程序都应当加上必要的注释，以增强程序的可读性和可维护性。 Verilog-AMS程序有两种注释方式单行注释和块注释。可以用/* /和/对Verilog -AMSS序的任何部分作单行注释。单行注释可以在每行的任意处开始，以新 的一行为结束。块注释字符产开始，以* /结束。在这些注释中，字符/、/*和*/没有特殊含义。在Verilog-AMS中，用户可以通过自定义标志符来对模块名、端口名、参数名等进 行说明，用户定义的模块名要与其他模块、子模块、模型名以及任何Spectre电路仿真器中的基本语句不同。一个模块如果包含端口，那么必须进行端口说明。端口必须具有 一定的类型和方向。Ve

38、rilog-AMS语句可以描述很多的守恒系统和信号流程系统，例如 电磁流体力学和热力学系统等等。因此，在 Verilog-AMS模型中，端口也具有多种类型。 其中，电学特性一般有三种电压型(voltage)、电流型(curre nt)和同时具有两种特性(electrical)。如果用户没有定义端口类型，那么这个端口就只能用在结构描述中， 即只能将这个端口用于各个模块的连接，而不能用于行为描述。如果端口被定义为矢量， 那么必须使端口方向的取值范围和端口类型相一致。在Verilog-AMS程序中，所写的模块至多包含一个模拟行为描述模块，而且必须将模拟行为描述模块放在端 EI描述和逻辑描述之后，包含

39、在analog begin end语句内。4.3 Verilog-AMS 程序的仿真目前较流行的Verilog-AMS程序仿真工具为Cauaallce Spectre。要描述一个系统， 必须同时规定系统的结构和它的元器件的行为，因此，在Cadanee Spectre电路仿真器11。中使用Verilog-AMS语言，需要定义不同层次的结构。在最高级，要在网表中定义整个 系统的结构，在较低级，要通过定义子模块间的相互连接来定义模块的内部结构。为了 确定单个模块的行为，需要定义它们的输入输出信号的数学关系。当用户定义完一个系 统的结构和行为后，仿真器将会从生成的网表和模块中得到一组描述性方程式，然后

40、仿 真器将解答这组方程式，最终获得系统响应。具体仿真流程结构图见图元器件结构和行生系统结构(模块网表图11 Verilog-AMS 的仿真流程统响应仿真器是基于基尔霍夫电压和电流守恒定律建立一组描述性方程式，然后利用Newton . Raphsor方法解方程。在Verilog-AMS中，与守恒系统不同，信号流程系统仅与每 个节点的值有关。下面介绍混合守恒和信号流程系统。使用Verilog-AMS语言，能够建立一个包含守恒节点和信号流程节点的系统模型。Verilog-AMS使用语法来调节这种混合形式。当确定了一个系统的结构和行为后，系统将向仿真器提交描述说明。然后，仿 真器应用基尔霍夫定律建立方

41、程式，这些方程式定义了系统的值和流程。因为方程式具 有差分和非线性，仿真器不能直接计算，因而，仿真器使用一种近似的方法一一以间断 的时间点迭代来解答方程式。仿真器还将控制时间间隔以保证近似的精确度。在每个时 间点上，迭代连续，直到两个收敛准则都被满足。第一个准则要求在这个迭代点上的近似解接近于上一个迭代点的解。第二个准则要求完全满足基尔霍夫定律。为了表明这些 迭代值达到要求的精确度，必须要确定容差。5模拟仿真结果5.1静态参数模拟采用单向运行的电路模拟的外电路连接如图 12所示。+Vref14脚Rreflout.4脚38位D/A转换器Rl12数字输入图12 8位D/A转换器单向运行模拟电路图S

42、OUEIZOlLSrleoihs£0 口 ELBriMftOx40kx I图13 8位D/A转换器完整模拟检出从模拟输出曲线可以看出，在位的逻辑状态发生变化的瞬间存在毛刺，从放大了的低位部分模拟输出图14中尤为明显。毛刺是由于位状态发生变化的瞬间存在虚假代码而产生的。分析原因主要是由于D/A转换器的开关关断的时间比导通的时间慢而造成的,例如当输入从状态011到100状态时，由于高位的开关导通比低位开关的关断速度快，使得瞬间可能出现111状态，110状态或101状态。对电路内部，主要是采用调整电流 开关偏置的方法，使电流开关转换沿对齐，减少上升、下降沿的不均匀性；对电路外部,在电流驱动

43、的负载上并联一个小电容也可以大大减小输出毛刺。0Tine图14 8位D/A转换器低位部分模拟图15和图16就是在负载上并联一个spf的电容的模拟输出曲线，无论从完整的模 拟输出曲线和放大的部分模拟输出曲线，都己经看不到明显的毛刺。56lte3如ns刑盹图15负载并联了电容的完事模拟输出曲线基于Verilog的数模转换器的设计23(W-auuA1OUA-筈 UuAIIH *ons5-fl(nsTint?图16负载并联了电容的低位部分模拟输出曲线从图中可以看出输出曲线的微分线性度很好，从放大的Pspice输出曲线分析，其微分线性度可以达到± 1/2LSB，超过设计要求。5.2建立时间模拟

44、建立时间是D/A转换器的一个非常重要的动态参数，它直接表征着该D/A转换器的 速度性能。它是D/A转换器的输入阶跃发生变化到输出达到规定的误差带之内所需要的最大时间，本电路误差带是指±1/2LSB。-1(IX>1<icaspVkDU-OSCZ!1EPIIJIa 口诸1(Cl*LLrlV建立时间由内部逻辑电路系统的切换时间和寄生的接点电容产生的电路瞬变切换 时间和寄生的接点电容产生的电路瞬变延迟时间所决定。建立时间主要受MSBt立时间的贡献所控制，较低位数相关的建起时间一般可以忽略不计。建立时间的模拟测试电路图如上图17所示。根据图17,利用PSP工CE模拟，得到图18建立

45、时间模拟曲线，从该曲线得出 8 位D/A转换器的建立时间可达到95ns。-Z.Ortfl41kafr111ill"J-1t Lr1h111J1111p1I11J1JpkJ1 i冷1 P1111If - - T - - T ' * * 叫食' -T1-,厂.T - 1h1111I：4I1hh1J4p111111h1h11h1IIII111J；l11h1.- r - P T' -T L q L * T ' - r -R1r L -卜 L f * * T - -hI1h1E111R1h14 m1J-r hp1111JI1-h1141r11h11P111114

46、1 J牛 T 11Lh11p111111 11卜h1iri1rJ1J1P11i411R1 11 11b11h44ri1riEP4；r11kh1i4rih11:rh1H111.4*1 1CV Jk111hJjj.,hF,11R?hp1rihRN'1h：iPq111 1JF1111k41Prh11h1_ ：.PhI11k1 1Pa* 1爲r1 11F 111卜1：1H1h11rhr11iP7；|hi1ri1rIh1 JJi：|hF11R .厂'-i 八' 1 *1-吿- 严' 尸 P八' T * 1 1h11hh111d1JJ1Lf-1rrJJJ-1. on

47、ft1.?U5line图18建立时间模拟曲线结束语本课题设计了一种高速8位数模转换器IC芯片。首先对D/A转换器的基本原理和 基本结构进行深入了解，从8位高速数模转换器的设计要求一高速出发进行比较分析， 最后确定该8位D/A转换器的结构框架。(1) 双极工艺适合做高速D/A转换器，因为双极工艺组件为流控组件，电路因此比 压控MOS工艺电路速度快，但其功耗性能不如 MOS!路，功耗较大。(2) 电流型结构适合作为高速D/A转换器的主体结构。电流只受到电流开关速度的影响，并且电流源之间的匹配可以通过发射极面积调节，电压型结构具有需要开关层数 较多的缺点，因此比一层开关的电流型速度慢，电荷型的D/A

48、转换器随精度的升高面积而急剧增大，因此电流型最适合高速 D/A转换器。(3) 对于8位或更高分辨率的高速D/A转换器采用分段的电流舵结构设计非常适用。 它避免了晶体管发射极面积比例太悬殊，大大减小了管芯面积，而且保证了权电流的精 密匹配，同时也为转换器的精度要求提供了保障。(4) 对于高速D/A转换器，开关宜采用全差分电流开关。这种开关比压控开关速度快，其速度与被切换的电流几乎无关，此开关中nPn差分对管的发射极电压相同，位电流不对管子的寄生电容进行冲放电。(5) 高速D/A转换器偏置电路应采用可以消除基极电流误差的电路。该电路中，围绕运算放大器A的反馈环路添加了晶体管 Q,电流开关的基极电流

49、误差补偿通过晶体管 Q；的基极电流，把与失调电流相等的数量引进到偏置反馈环路中，从而实现了消除基极 电流误差。其次，对所设计电路用Pspice软件进行了模拟仿真，仿真结果是微分线性度可以达到± 1/2LSB，超过设计要求。建立时间可达 95 ns。由于资源有限，测试采用协作方式，静态参数测试结果达到85%优良;动态参数测试 由于仪器仪表、连线等原因造成建立时间测试存在误差，动态参数测试电路仍需改进。总之，通过本次8位D/A转换器的设计，巩固加强了所学专业知识，提高了动手能 力，通过理论与实验结合的方式，使自己充分了解知识。参考文献1 :谢支宽.一种新型A/D转换方法一延迟逐次比较式A/D转换。电子学报，Vol.15 , NO.6, 1987speedh2 F.Maloberti5.Mazzole niU.Gatti,G.Gazzoli.ACalibrationteehniqueforhighresoluti on A/De on verters.i nAd