数字逻辑实验报告

1、福建农林大学金山学院信息与机电工程类实验报告课程名称：数字逻辑姓 名：系：信息与机电工程系专 业：电子信息工程年 级：2008级学 号： 0822300指导教师：冯德旺职 称：副教授2010年 07 月 03 日实验项目列表序号实验项目名称成绩指导教师1TTL集成门电路逻辑功能测试冯德旺2组合逻辑电路的设计冯德旺3译码器和数据选择器冯德旺4集成触发器及其应用冯德旺5集成计数器冯德旺67891011121314151617181920 福建农林大学金山学院信息与机电工程类实验报告系：信息与机电工程 专业： 电子信息工程 年级： 08级 姓名： 学号： 0822300 实验课程： 数字逻辑 实验室

2、号：_田家炳实验楼404_ 实验设备号： 2 实验时间： 10.07.01 指导教师签字： 成绩： 实验1 TTL集成门电路逻辑功能测试一、实验目的1. 了解 TTL 与非门电路的主要参数。2. 掌握 TTL 与非门电路的主要参数和传输特性的测试方法。3. 熟悉 TTL 门电路的逻辑功能的测试方法。二、实验仪器与器件1. 数字电路实验箱1个2. 万用表 1只3. 示波器 1台4. 元器件TTL 与非门 74LS00 2片电阻、电容若干三、实验原理TTL 门电路是最简单、最基本的数字集成电路元件，利用其通过适当的组合连接便可以构成任何复杂的组合电路。因此，掌握 TTL 门电路的工作原理，熟练、灵

3、活地使用它们是数字技术工作者必备的基本功之一。本实验采用四“与非门” 74LS00，其引脚排列如图 1-1 所示，它共有四组独立的“与非”门，每组有两个输入端，一个输出端。各组的构造和逻辑功能相同，现以其中的一组加以说明：TTL 与非门的电路结构如图 1-2 所示， 和为输入端，为输出端。与非门的逻辑表达式为 =()。当、 均为高电平时， 为低电平“0”；、 中有一个为低电平或二者均为低电平时，为高电平1。四与非门 74LS00 的主要参数有：1）扇出系数O：电路正常工作时能带动的同类门的数目称为扇出系数O 。2）输出高电平OH ：一般OH 2.4V.3）输出低电平OL ：一般OL 0.4V.

4、4）高电平输入电流IH ：指当一个输入端接高电平，而其它输入端接地时从电源流过高电平输入端的电流。5）低电平输入电流IL（或输入短路电流 RD )：指当一个输入端接地，而其它输入端悬空时低电平输入端流向地的电流。6） 电压传输特性曲线和关门电平OFF：图 1-3 所表示的iO 关系曲线称为电压传输特性曲线。使输出电压刚刚达到低电平时的最低输入电压称为开门电平ON 。使输出电压刚刚达到规定高电平时的最高输入电压称为关门电平OFF 。7）空载导通功耗ON ：指输入全部为高电平、输出为低电平且不带负载时的功率损耗。8）空载截止功耗OFF ：指输入有低电平、输出为高电平且不带负载时的功率损耗。四、实验

5、内容及步骤1. TTL 与非门参数的测试(1) 输出高电平OH 的测试TTL 与非门的输出高电平OH 的测试电路如图1-4 所示，把与非门两输入端中的一个或两者全部接地，用万用表测出的输出端电压为OH，在测量中如果电压值 2.4V，记作“1”；若测量值 0.4，记作“0”。测出四组数据，将其填入表 1-1。表1-1 VOH和VOL的测试结果与非门1234VOH(V)1111VOL(V)0000(2) 输出低电平OL 测试 TTL 与非门的输出低电平OL 的电路如图 1-5 所示，输入端全部悬空，测出输入端电压即为OL，将测量的四组数据填入表 1-1。(3) 低电平输入电流IL按图 1-6 连接

6、电路，则从电流表上读出的电流就是与非门的低电平输入电流。用万用表分别测出集成块 74LS00 中各与非门不同输入端接地时的电流IL，并将其测量的结果填入表 1-2 中。表1-2 IIL的测试结果管脚12459101213IIL(mA)0.2230.2230.2230.2230.2230.2230.2230.223 (4) 空载导通功耗ON：如图 1-8 所示，从 +5V 电源输出处用万用表测出电流ON 就可以按下式求出空载导通功耗ON：ON =CC ONCC 5.00V ；ON 2.65mA ；ON = 0.01325w 。(5) 空载截止功耗OFF：如图 1-9 所示，将芯片所有输入端接地，

7、从 +5V 电源输出处用万用表测出电流OFF，就可以按下式求出空载截止功耗OFF： OFF =CC OFFCC 5.00V ；OFF 1.83mA ；OFF = 0.0092w 。五、实验数据处理与分析计算空载导通功耗ON是根据公式：ON：ON =CC ON 再由测得的数据：CC5.00V ；ON 2.65mA 即可计算出PoN=0.01325w。同理计算空载截止功耗OFF 时根据公式：OFF =CC OFF 和测得的数据CC 5.00V ；OFF1.83mA ；则可计算出：OFF = 0.0092w六、质疑、建议、问题讨论通过本实验使我对TTL 与非门电路的主要参数和传输特性的测试方法有了较

8、好的理解，同时也熟悉 TTL 门电路的逻辑功能的测试方法。 实验时测量数据会存在误差，但误差都在误差允许范围之内。固此次的实验成功。对于本实验，如果把TTL电路换成CMOS电路来测试会不会出现一样的结果？福建农林大学金山学院信息与机电工程类实验报告系：信息与机电工程 专业： 电子信息工程 年级： 08级 姓名： 学号： 0822300 实验课程： 数字逻辑 实验室号：_田家炳实验楼404_ 实验设备号： 2 实验时间： 10.07.01 指导教师签字： 成绩： 实验2 组合逻辑电路的设计一、实验目的1. 掌握组合逻辑电路的设计图 2-1 组合逻辑电路的设计流程 方法。2. 学会用基本门电路实现

9、组合逻辑电路。二、实验仪器与器件1. 数字电路实验箱1个2. 示波器1台3. 集成电路输入四与非门74LS00 2片 输入四或门74LS32 1片 反向器74LS041片 万用表 1只三、实验原理组合逻辑电路的设计流程如图 2-1 所示。先根据实际的逻辑问题进行逻辑抽象，定义逻辑状态的含义，再按照要求给出事件的因果关系列出真值表。然后用代数法或卡诺图化简，求出最简的逻辑表达式。并按照给定的逻辑门电路实现简化后的逻辑表达式，画出逻辑电路图。最后验证逻辑功能。四、实验内容及步骤1、设计一个半加器，其输入为、 为两个加数，输出为半加和 及进位。根据要求用小规模集成器件与非门设计出最简的逻辑电路。并用

10、 TTL 与非门组成上面的逻辑电路。输入接逻辑开关，输出接逻辑电平显示端口，验证其逻辑功能。半加器的真值表为如下所示：逻辑表达是为逻辑表达式为：S=AB+AB=A BC=AB逻辑电路图为：2、设计一个密码锁，锁上有三个按键、，当两个或两个以上的按键同时按下时，锁能被打开。用逻辑电平显示灯亮来替代锁，当符合上述条件时，将使逻辑电平显示灯亮，否则灯灭。根据要求设计出最简的逻辑电路。并用TTL 与非门电路组成上面的逻辑电路。输入接逻辑开关，输出接逻辑电平显示端口，验证其逻辑功能。密码锁的真值表如下所示：逻辑表达式为：Y=ABC+ABC+ABC+ABC=AB逻辑电路图为：3、设0 和1 是数据选择器的

11、控制端，0、1、2 是数据输入端，为输出端，试设计一个具有表 2-1 功能的数据选择器。并用给出的门电路实现该逻辑电路。 (1) 数据输入端0、1 、2 和控制端0、1 分别接逻辑开关，输出接逻辑电平显示端口。改变控制端和数据端的逻辑电平，记录的逻辑状态。验证其是否满足表 2-1 的逻辑功能。(2) 2 接一个1kHz的脉冲信号，0、1 为低电平，改变控制端的逻辑电平，用示波器观察并记录 端的波表达式为：F=S1S0D0+S1S0D0+S1S=逻辑电路图如下所示：五、实验数据处理与分析、并总结组合逻辑电路的设计方法。在实验时，先根据实际的逻辑问题进行逻辑抽象，定义逻辑状态的含义，再按照要求给出

12、事件的因果关系列出真值表。然后用代数法或卡诺图化简，求出最简的逻辑表达式。并按照给定的逻辑门电路实现简化后的逻辑表达式，画出逻辑电路图。最后验证逻辑功能。如实验1中的逻辑表达式为：S=AB+AB=A BC=AB根据表达式即可得出逻辑电路图。六、质疑、建议、问题讨论通过本次实验让我学会用基本门电路实现组合逻辑电路，同时也掌握了组合逻辑电路的设计方法。实际实验中存在误差，不过在仿真软件上却没有误差。在实验中存在很多问题，不过在自己的不断摸索和老师的帮助下，终于克服任何困难，取得了实验的成功。福建农林大学金山学院信息与机电工程类实验报告系：信息与机电工程 专业： 电子信息工程 年级： 08级 姓名：

13、 学号： 0822300 实验课程： 数字逻辑 实验室号：_田家炳实验楼404_ 实验设备号： 2 实验时间： 10.07.01 指导教师签字： 成绩： 实验3 译码器和数据选择器一、实验目的和要求1、掌握3-8线译码器逻辑功能和使用方法。2、掌握数据选择器的逻辑功能和使用方法。二、实验仪器与器件1. 数字电路实验箱1个2. 集成电路74LS138 3-8线译码器 2片74LS151 8选1数据选择器 1片三、实验原理译码的功能是将具有特定含义的二进制码进行辨别，并转换成控制信号，具有译码功能的逻辑电路称为译码器。译码器在数字系统中有广泛的应用，不仅用于代码的转换，终端的数字显示，还用于数据分

14、配，存贮器寻址和组合控制信号等。不同的功能可选用不同种类的译码器。下图表示二进制译码器的一般原理图：图3-1 二进制译码器的一般原理图它具有n个输入端，2n个输出端和一个使能输入端。在使能输入端为有效电平时，对应每一组输入代码，只有其中一个输出端为有效电平，其余输出端则为非有效电平。每一个输出所代表的函数对应于n个输入变量的最小项。二进制译码器实际上也是负脉冲输出的脉冲分配器，若利用使能端中的一个输入端输入数据信息，器件就成为一个数据分配器（又称为多路数据分配器）。1、3-8线译码器74LS138它有三个地址输入端A、B、C，它们共有8种状态的组合，即可译出8个输出信号Y0-Y7。另外它还有三

15、个使能输入端G1、G2A、G2B。它的功能表见表2-1，引脚排列见图2-2。注：1表示逻辑高电平；0表示逻辑低电平；表示逻辑高电平或低电平图3-274LS138的引脚排列图2、数据选择是指经过选择，把多个通道的数据传送到唯一的公共数据通道上去。实现数据选择功能的逻辑电路称为数据选择器。3、数据选择器74LS15174LS151是典型的集成电路数据选择器，它有3个地址输入端CBA，可选择D0D7，这8个数据源，具有两个互补输出端，同相输出端Y和反相输出端W。其引脚图如下图3-3所示，功能表如下表3-2所示，功能表中1表示逻辑高电平；L表示逻辑低电平；表示逻辑高电平或低电平：图3-3 74LS15

16、1的引脚图表图 四、实验内容及实验数据记录1、74LS138译码器逻辑功能测试在数字逻辑电路实验箱IC插座模块中找一个16PIN的插座插上芯片74LS138并在16PIN插座的第8脚接上实验箱的地（GND），第16脚接上电源（Vcc）。将74LS138的控制输入端和输入端接逻辑电平输出，将输出端Y0 Y7分别接到逻辑电平显示的8个发光二极管上，逐次拨动对应的开关，根据发光二极管显示的变化，测试74LS138的逻辑功能。表3-174LS138的功能表输入输出CBA1111111111000000000111111111000001111111010000111111101100010111110

17、1110001111110111100100111011111001011101111110011010111111100111011111112、74LS151译码器逻辑功能测试测试方法与74LS138类同，只是输入与输出引脚的个数不同，功能引脚不同。依题意得实验逻辑电路图如下：输入输出GNABCY100000D00001D10010D20011D30100D40101D50110D60111D7表3-2 74LS151的功能表五、实验数据处理与分析3-8线译码器74LS138它有三个地址输入端A、B、C，它们共有8种状态的组合，即可译出8个输出信号Y0-Y7。另外它还有三个使能输入端G1、

18、G2A、G2B。根据实验原理可以得出各个实验的测试结果。六、质疑、建议、问题讨论，并总结中规模集成器件的组合逻辑电路设计方法通过本实验让我掌握了3-8线译码器逻辑功能和使用方法同时也知道了数据选择器的逻辑功能和使用方法。也知道了组合逻辑电路的设计方法如下：列出真值表 写出表达式并简化 形式变化 画逻辑电路图本实验只能上机仿真并不能而没有通过芯片具体的实施实验所以对于真正的芯片作用并不了解。但是还是对该芯片的功能有了一定的了解。对于本实验，没有什么质疑。福建农林大学金山学院信息与机电工程类实验报告系：信息与机电工程 专业： 电子信息工程 年级： 08级 姓名： 学号： 0822300 实验课程：

19、 数字逻辑 实验室号：_田家炳实验楼404_ 实验设备号： 2 实验时间： 10.07.01 指导教师签字： 成绩： 实验4 集成触发器及其应用一、实验目的 1. 掌握基本 RS、D 和 JK 触发器的逻辑功能及测试方法。2. 熟悉 D 和 JK 触发器的触发方法。3. 了解触发器之间的相互转换。二、实验仪器与器件1. 数字电路实验箱 1个2. 集成电路 与非门 74LS001片； 双JK触发器74LS731片；双D触发器74LS741片。三、实验原理触发器是基本的逻辑单元，它具有两个稳定状态，在一定的外加信号作用下可以由一种稳定状态转变为另一稳定态；无外加信号作用时，将维持原状态不变。因为触

20、发器是一种具有记忆功能的二进制存贮单元，所以是构成各种时序电路的基本逻辑单元。1. 基本 RS 触发器图5-1(a) 基本RS触发器图5-1(b) 防抖动开关由两个与非门构成一个 RS 触发器如图 5-1(a) 所示。其逻辑功能如下：(1) 当=1 时，触发器保持原先的 1 或 0 状态不变。(2) 当= 1，= 0 时，触发器被复位到“0”状态。(3) 当= 0，= 1 时，触发器被置位于“1”状态。(4) 当= 0，尔后若和同时再由“0”变成“1”，则 Q 的状态有可能为 1，也可能为 0，完全由各种偶然因素决定其最终状态，所以说此时触发器状态不确定。基本 RS 触发器的特性方程如下：图

21、5-1(b) 是一个由基本 RS 触发器构成的防抖动开关，可以用它构成单脉冲发生器。2. D 触发器D 触发器是由 RS 触发器演变而成的。逻辑符号如图 5-2 所示，其功能表见表 5-1，由功能表可得Q n+1=D (5-2) 常见的 D 触发器的型号很多，TTL 型的有 74LS74 (双D )、74LS175 (四 D )、74LS174 (六 D )、74LS374 (八 D ) 等。CMOS 型的有 CD4013 (双 D )、CD4042 (四 D ) 等。本实验中采用维持-阻塞式双 D 触发器 74LS74，图 5-3 所示分别为其引线排列图，RD 和 SD 是异步置“0”端和异

22、步置“1”端，D 为数据输入端，Q 为输出端，CP 为时钟脉冲输入端。3. JK 触发器JK 触发器逻辑功能较多，可用它构成寄存器、计数器等。图 5-4 所示是 JK 触发器的逻辑符号。常见的 TTL 型双 JK 触发器有 74LS76、74LS73（负沿触发）、74LS112、 74LS109 等。CMOS 型的有 CD4027 等。图 5-5 为双 JK 触发器 74LS73 的引脚排列图。其中 J、K 是控制输入端，Q 为输出端，CP 为时钟脉冲端。RD 和 SD 分别是异步置“0”端和异步置“1”端。当 RD=1，SD=0 时，无论 J、K 及 CP 为何值，输出 Q 均为“1”；当

23、RD=0，当SD=1时，此时不论 J、K 及 CP 之值如何，Q 的状态均为“0”， 所以 RD，SD 用来将触发器预置到特定的起始状态 ( “0” 或 “1” )。预置完成后 RD，SD 应保持在高电平 (即“1”电平)，使 JK 触发器处于工作方式。当 RD=SD=1 时，触发器的工作状态如下：(1)当 JK=00 时，触发器保持原状态。(2)当 JK = 01 时，在 CP 脉冲的下降沿到来时，Q = 0，即触发器置“0”。(3)当 JK = 10 时，在 CP 脉冲的下降沿到来时，Q = 1，触发器置“1”。(4)当 JK=11 时，在 CP 脉冲的作用下，触发器状态翻转。由上述关系可

24、以得到 JK 触发器的特征方程为：（5-3）4. T 触发器T 触发器可以看成是 JK 触发器在 J = K 条件下的特例，它只有一个控制输入端 T 。它的特性方程是：（5-3）四、实验内容及步骤1. 验证基本 RS 触发器的逻辑功能按图 5-1(a) 用 74LS00 组成基本 RS 触发器，并在 Q 端和 Q 端接逻辑电平显示端口，输入端S 和 R 分别接逻辑开关。接通 +5V 电源，按照表 5-2 的要求改变 S 和 R 的状态，观察输出端的状态，并将结果填入表 5-2。所得的结果如下表所示： S RQ*Q=1Q=01 1011 0 000 1112. 验证 D 触发器逻辑功能将 74L

25、S74 的 RD、SD、D 连接到逻辑开关，CP 端接单次脉冲，Q 端和 Q 端分别接逻辑电平显示端口，接通是电源，按照表 5-3 中的要求，改变 RD、SD、D 和 CP 的状态。在 CP 从 0 到 1 跳变时，观察输出端 Q n+1 的状态，将测试结果填入表 5-3。测试结果如下所示：RSDCPQ*Q=0Q=101XX0010XX11110011100011101111113. 验证 JK 触发器逻辑功能将 74LS73 的 RD、SD、J 和 K 连接到逻辑开关，Q 和 Q 端分别接逻辑电平显示端口，CP 接单次脉冲，接通电源，按照表 5-4 中的要求，改变 RD、SD、J、K 和 C

26、P 的状态。在 CP 从 1 到 0 跳变时，观察输出端Q n+1 的状态，并将测试结果填入表 5-4。测试结果如下所示：RSJKCP Q*Q=0Q=101XXX0010XXX11110001110100111011111101五、实验数据处理与分析实验1根据公式：可得出其真值表；实验2根据表达式Q n+1=D可得出其真值表如实验中所示；实验3 则根据得出实验结果；实验4根据 JK 触发器转和 D 触发器的工作原理则而得出其逻辑表达式如实验中所示。六、质疑、建议、问题讨论通过本实验基本掌握RS、D 和 JK 触发器的逻辑功能及测试方法， 熟悉 D 和 JK 触发器的触发方法， 了解触发器之间的

27、相互转换。异步置位和复位不需要时钟信号来约束,只要置位和复位信号到来就立即动作。不过本实验只是在仿真软件上实现，缺乏实践经验。尽管在实验中遇到不少难题，但在老师的帮助下解决了困难。 福建农林大学金山学院信息与机电工程类实验报告系：信息与机电工程 专业： 电子信息工程 年级： 08级 姓名： 学号： 0822300 实验课程： 数字逻辑 实验室号：_田家炳实验楼404_ 实验设备号： 2 实验时间： 10.07.01 指导教师签字： 成绩： 实验5 集成计数器一实验目的和要求1、学会用触发器构成计数器。2、熟悉集成计数器。3、掌握集成计数器的基本功能。二实验原理计数是最基本的逻辑运算，计数器不仅

28、用来计算输入脉冲的数目，而且还用作定时电路、分频电路和实现数字运算等，因而它是一种十分重要的时序电路。计数器的种类很多。按计数的数制，可分为二进制、十进制及任意进制。按工作方式可分为异步和同步计数器两种。按计数的顺序又可分为加法 (正向)、减法 (反向) 和加减 (可逆) 计数器。计数器通常从零开始计数，所以应该具有清零功能。有些集成计数器还有置数功能，可以从任意数开始计数。1. 异步二进制加法计数器用 D 触发器或 JK 触发器可以构成异步二进制加法计数器。图 6-1 是用四个 D 触发器构成的二进制加法计数器。其中每个 D 触发器作为二分频器。在 RD 作用下计数器清“0”。当第一个 CP

29、 脉冲上升沿到来时，Q0 由“0”变成“1”，当第二个 CP 脉冲到来后，Q0 由“1”变成“0”，这又使得 Q1 由 0 变成 1，依次类推，实现二进制计数。2. 十进制集成计数电路 74LS9074LS90 是异步二-五-十进制计数器。其管脚图如下图所示，它的内部由两个计数电路组成，一个为二进制计数电路，计数脉冲输入端为CP1，输出端为 QA；另一个为五进制计数电路，计数脉冲输入端为 CP2，输出端为 QB、QC、QD。这两个计数器可独立使用。当将 QA 连到 CP2 时，可构成十进制计数器。74LS90 的功能表见表 6-1。它具有复 “0”输入端 R0A 和 R0B，并有复“9”输入端

30、 R9A 和 R9B。如果输入端 R0A 和 R0B 皆为高电平时，计数器复“0”；R9A 和 R9B 皆为高电平时，计数器复“9”。计数时 R0A 和 R0B 其中之一或者两者同时接低电平，并要求 R9A 和 R9B 其中之一或者同时接低电平。74LS90 构成的不同进制计数时的接线图如图 6-3 所示。三主要仪器设备（实验用的软硬件环境）1. 数字电路实验箱1个2. 双踪示波器 1台3. 共阴极数码显示管 1个4. 集成电路： 二-五-十进制计数器74LS902片 BCD-7 段码译码器74LS481片 与非门74LS001片四实验内容及实验步骤以下实验均在数字逻辑电路实验箱IC插座模块上

31、进行，具体的芯片插法与前述实验相同，区别在于芯片的功能引脚不同，芯片之间的连接方法不同。1. 按图 6-1 利用两片 74LS74 接成四位二进制计数器，输出端接逻辑电平显示端口，由时钟端逐个输入单次脉冲，观察并记录 Q3、Q2、Q1 和 Q0的输出状态，验证二进制计数功能。从 CP 端输入 1kHz 的连续脉冲，并用示波器观察并记录各级的波形。 按图6-1连线，清零脉冲CR接至逻辑电平开关输出插孔，将低位CP端接单次脉冲源，输出端Q3、Q2、Q1、Q0接逻辑开关电平显示插孔，各清零端和置位端、接高电平“1”。 清零后，逐个送入1KHz的连续脉冲，观察并列表记录Q2Q0的状态。用示波器观察CP

32、、 Q2、Q1、Q0端的波形，描绘之。8421码的QA,QB,QC,QD对应的波形(从上而下)从上到下依次是Q3 Q2 Q1 Q0 2. 按下图 (a) 用 74LS90 接成二进制计数器，由 CP1 逐个输入单次脉冲，观察输出状态并记录，验证其二进制计数功能。试验记录: Qa接入试验箱中的发光二级管,可以观察到依次是: 0-10 其中，0代表发光二极管熄灭，1代表发光二极管亮。3. 按图 (b) 接成五进制计数器，由 CP2 逐个输入单次脉冲，观察输出状态并记录，验证其五进制计数功能。试验记录:Qd,Qc,Qb,Qa依次从左到右接入试验箱中的发光二级管,可以观察到依次是: 0000-0001001000110100