模拟与数字电路：第20章 组合逻辑电路(2)

1、确定确定Y = Y2 Y3= A AB B AB.A B.A B.A. .A BBY1.AB&YY3Y2.反演律反演律反演律反演律ABY001 100111001=A B.A B.Y = AB AB .AB.BAYA B = AB +AB=A B =1ABY逻辑符号逻辑符号=A BABY001 100100111Y&1.BA&C101AA=AC +BCY=AC BC 设：设：C=1封锁封锁打开打开选通选通A信号信号Y&1.BA&C001设：设：C=0选通选通B信号信号B=AC +BCY=AC BC (取取 Y=“1”( 或或Y=“0” ) 列逻辑式列逻辑

2、式取取 Y = “1”对应于对应于Y=1， 0 0 0 0 C Y0 0 1 10 1 0 10 1 1 01 0 0 11 0 1 01 1 0 01 1 1 1CBACBACBACBAYABCCBACBACBAY BCACBACBACBAABC001001 11 101111 0 0 0 0 C Y0 0 1 10 1 0 10 1 1 01 0 0 11 0 1 01 1 0 01 1 1 1YCBA01100111110&1010 开工为开工为“1”，不开工为，不开工为“0”； G1和和 G2运行为运行为“1”，不运行为，不运行为“0”。0111 0 0 1 0 100011

3、0 11 0 10 0 1 0 1 0 0 1 1 1 0 0 1 1 01 1 10 0 0A B C G1 G2ABCCABCBABCA1 GABCCBACBACBA2 GABC001001 11 101111ACBCAB1 G1 0 10 0 1 0 1 0 0 1 1 1 0 0 1 1 01 1 10 0 00111 0 0 1 0A B C G1 G2 100011 0 1ACBCAB1 GACBCAB ABCCBACBACBA2 GABCCBACBACBA2 G ABC00100111101111A BCA BC&G1G220.8 加法器加法器20.8 加法器加法器0 0

4、 0 0 11+10101010不考虑低位不考虑低位来的进位来的进位半加器实现半加器实现全加器实现全加器实现A B S C0 0 0 00 1 1 01 0 1 01 1 0 1BABABASABC .ABSCABC 输入输入-1表示低位来的进位表示低位来的进位AiBiCi-1SiCi0 0 0 0 00 0 1 1 00 1 0 1 00 1 1 0 1 0 0 01 0 1 0 1 1 0 0 1 1 1 1 1iiii 1iii 1iii 1iii 1iii 1SABCABCABCABCABCiiii 1iii 1iii 1iii 1iiii 1ii 1CABCABCABCABCABBC

5、AC1ii1iiiiiCACBBAC1iiiiCBAS&=11CiSi&1BiAiCi-1Si n 位二进制代码有位二进制代码有 2n 种组合，种组合，可以表示可以表示 2n 个信息。个信息。编码器编码器 在许多实际应用中，编码器的输入端可能同在许多实际应用中，编码器的输入端可能同时收到几个信号，这时就要求按预先规定的优先时收到几个信号，这时就要求按预先规定的优先次序编码输出。完成这种功能的编码器称为次序编码输出。完成这种功能的编码器称为优先优先编码器编码器。 常用的优先编码器有常用的优先编码器有8 8线线33线线(74LS148(74LS148、CT54LS148CT54LS

6、148等等) )，1010线线44线线8421BCD8421BCD优先编码器优先编码器(74LS147(74LS147、CT54LS147CT54LS147、CC40147CC40147等等) )。2nCT74LS139型译码器型译码器(a) 外引线排列图；外引线排列图；(b) 逻辑图逻辑图(a)GND1Y31Y21Y11Y01A11A01S876543212Y22Y32Y11Y02A12A02S+UCC109161514131211CT74LS139(b)11111&Y0&Y1&Y2&Y3SA0A1双双2线线-4线线译码器译码器CT74LS139 输输 入入

7、输输 出出SA0A1Y0110 0 00 0 11 001 101110 Y1Y2Y3111011101110111CT74LS139型型译码器译码器S = 0时译码器工时译码器工作作输出低电平有效输出低电平有效0AS2-42-4线译码器线译码器ABCD0Y1Y2Y时，时，当当 0 S3Y1AAEBECEDE总线总线时，时，当当 0 S00总线总线0AS2-42-4线译码器线译码器ABCDAEBECEDE0Y1Y2Y3Y1A脱离总线脱离总线数据数据0AS 2-4线译码器线译码器ABCD0Y1Y2Y时，时，当当 0 S3Y1AAEBECEDE00脱离总线脱离总线数据数据二二 十十进进制制代代码码

8、gfedcba 由七段发光二极管构成由七段发光二极管构成例：例： 共阴极接法共阴极接法a b c d e f g 0 1 1 0 0 0 01 1 0 1 1 0 1低低电电平平时时发发光光高高电电平平时时发发光光共阳极接法共阳极接法abcgdefdgfecbagfedcba共阴极接法共阴极接法abcdefgQ3 Q2Q1Q0agfedcb译译码码器器二二 十十进进制制代代码码100101111117个个4位位gfedcbaQ3 Q2 Q1 Q0a b c d e f g 0 0 0 0 1 1 1 1 1 1 0 00 0 0 1 0 1 1 0 0 0 0 10 0 1 0 1 1 0 1

9、 1 0 1 20 0 1 1 1 1 1 1 0 0 1 30 1 0 0 0 1 1 0 0 1 1 40 1 0 1 1 0 1 1 0 1 1 50 1 1 0 1 0 1 1 1 1 1 60 1 1 1 1 1 1 0 0 0 0 71 0 0 0 1 1 1 1 1 1 1 81 0 0 1 1 1 1 1 0 1 1 9BS204A0A1A2A3CT74LS48CT74LS48+5V来来自自计计数数器器七段译码器和数码管的连接图七段译码器和数码管的连接图5107abcdefgRBI BI LTA11A22LT3BI4RBI5A36A07GND8911101213141516+U

10、CCCT 74LS48CT74LS248型译码型译码器的外引线排列图器的外引线排列图abcdefg动画动画 IYD0D1D2D3SA1A0A0A1D0D1D2D3S从从多路多路数据中选择其中所需要的数据中选择其中所需要的一路一路数据输出。数据输出。例：例：四选一数据选择器四选一数据选择器输输入入数数据据输出数据输出数据使能端使能端D0D1D2D3WSA1A0控制信号控制信号11&111&1YD0D1D2D3A0A1S1000000CT74LS153型型4选选1数据选择器数据选择器11&111&1YD0D1D2D3A0A1S01D0000由控制端决定选择由控制端决

11、定选择哪一路数据输出。哪一路数据输出。选中选中D0001100CT74LS153型型4选选1数据选择器数据选择器动画动画SAADSAADSAADSAADY013012011010 CT74LS153功能表功能表使能使能选选 通通输出输出SA0A1Y10000001100110D3D2D1D0 1S A11D31D21D11D01W地地CT74LS153(双双4选选1)2D32D22D12D02WA02SUCC15 14 13 12 11 10 91613245678正常工作。正常工作。时时禁止选择；禁止选择；时时,S,Y,S00111 SA0A2Y100000D3D2D1D0A20D40D50

12、D60D7000101 00001110011010111174LS151型型8选选1数据选择器数据选择器57ABCCABCBABCABBCAAABCCCBAY )()()( 将输入变量将输入变量A、B、C分别对应地接到数分别对应地接到数据选据选择器的选择端择器的选择端A2 、A1 、 A0。由状态表可知由状态表可知,将将数据输入端数据输入端D3 、D5 、 D6 、 D7 接接“1”，其余其余输入端接输入端接“0”，即可实现输出即可实现输出Y，如图所示。，如图所示。SA0A2Y100000D3D2D1D0A20D40D50D60D7000101 000011100110101111CT74L

13、S151ABCYSD7D6D5D4D3D2D1D0“1” 如果需要实现的逻辑函数表达式与某种中规模集成器件的逻辑函数表达式形式上完全一致，则使用这种器件最方便。 如果需要实现的逻辑函数其变量数比中规模集成器件的输入变量少，则只需将中规模集成器件的多余输入端作适当的处理(固定为1或固定为0)。 如果需要实现的逻辑函数其变量数比中规模集成器件的输入变量多，则可通过将中规模集成器件进行扩展的方法来实现。这是一组3变量的多输出函数，因此可选用38线译码器。123FABBCACFACBCACFABABCBC11235712357()()() FAB CCAA BCA BB Cmmmmmmmmmm2134

14、6713467()()() FA BB CAA BCA BB Cmmmmmmmmmm323672367()() FAB CCABCAA BCmmmmmmmm将输入变量A、B、C加到译码器的地址输入端A2、A1、A0，利用译码器的输出附加与非门，就可以实现逻辑函数F1、F2、F3。处理方法：处理方法：将所需实现函数的变量接至数据选择器的低位地址输入端，而其高位地址接固定“0”电平。处理方法：处理方法：将所需实现函数变量接至数据选择器的地址输入端，将1或0接至数据选择器相应数据输入端。处理方法处理方法2个：个：其一是将地址变量数为n的数据选择器扩展为地址变量数为m的数据选择器，然后再按照第二种情况的处理方法来实现逻辑函数。其扩展方法参见数据选择器的功能扩展；其二是采用降维图法。(1) 代数式对比法(2) 卡诺图对比法试用8选1数据选择器来实现下列逻辑函数： F=m(0，1，5，6，7，9，10，14，15)FAABFABC