一种高精密CMOS 带隙基准源

1、收稿日期:2002206218; 定稿日期:2002208224文章编号:100423365(2003 0320255204一种高精密C MO S 带隙基准源王彦, 韩益锋, 李联, 郑增钰(复旦大学专用集成电路与系统国家重点实验室, 上海200433摘要:设计了一个与n 阱工艺兼容的高精密C M O S 带隙基准电压源电路。该电路实现了一阶PTA T 温度补偿, 并具有好的电源抑制比。SP I CE 模拟和测试结果表明, 其电源抑制比可达到60dB , 在2070°C 范围内精度可达到60ppm °C 。关键词:带隙基准源; 电源抑制比; 温度系数中图分类号:TN 432

2、文献标识码:AA H igh Prec ision C MOS Bandgap Voltage Reference C ircu itW AN G Yan , HAN Y i 2feng , L IL ian , ZH EN G Zeng 2yu(S tate K ey L ab of A S IC &S y ste m s , F ud an U niversity , S hang hai 200433, P 1R 1Ch ina Abstract :A h igh p recisi on bandgap vo ltage reference circu it is p resen

3、 ted in the paper , w h ich is compatib le w ithn 2w ell C M O S techno logy 1T he circu it fu lfills the first 2o rder PTA T (P ropo rti on To A b so lu te T emperatu re tem 2peratu re cu rvatu re compen sati on 1R esu lts from H SP I CE si m u lati on and ch i p test show that the circu it has a p

4、ow ersupp ly rejecti on rati o (PSRR of 60dB and an accu racy of 60ppm °C in the temperatu re range from 20°C to70°C 1Key words :Bandgap vo ltage reference ; PSRR ; T emperatu re coefficien t EEACC :2570D1引言基准电压源是集成电路中一个重要的单元模块, 是A D 、D A 转换器以及通信电路中的一个基本元件。它的温度稳定性以及抗噪声能力是影响A D 、D A 转换

5、精度的关键因素, 甚至影响到整个系统的精度和性能。因此, 设计一个好的基准电压源具有十分重要的现实意义。过去, 人们常用反向击穿的齐纳二极管作为参考的基准电压源。它与限流电阻配合, 并通过调节流过自身的电流来抵消电源电压的变化对它造成的影响。但这需要较高的电源电压才能使二极管反向击穿, 对于电源电压在5V 以下的电路设计就不适合。还有一种技术是在M O S 工艺中基于增强型M O S 管和耗尽型M O S 管之间的阈值电压差来产生基准电压1, 它具有较低的温度系数, 但工艺中离子注入的浓度将直接影响M O S 管的阈值电压, 使得输出的参考电压值不易控制, 而且耗尽型的M O S 管也不兼容主

6、流的C M O S 工艺。1971年, Robert W idlar 提出了一种带隙参考电压源技术2。带隙基准源电路由于具有低温度系数、低电源电压以及可与标准C M O S 工艺兼容等优点而获得了广泛的研究和应用。其原理如图1所示 。图1带隙基准源示意图晶体管的V be 具有负温度系数, 而不同电流密度的晶体管之间的V be 具有正温度系数, 将它乘以合适的系数后, 在一定范围内就可以抵消V be 的温度漂移效应, 而得到低温漂的输出电压。基于此, 本文设第33卷第3期2003年6月微电子学M icroelectron icsV o l 133, 3Jun 12003计了一个具有自启动功能,

7、且有良好的温度特性和电源抑制比的基准电压源电路。2电路结构如图2所示, 两个阻值相等的电阻R 1和R 0的一端与输出端相连, 另一端则分别接在运放的两个输入端, 所以, 流过电阻R 1和R 0的电流相等, 两个晶体管接成二极管的形式, 且晶体管Q 1的面积为Q 2的8倍, 即J 2=8J 1 。图2温度补偿电路V R E F =V EB 2+IR 0(1 I =R 2(2 由(1 、(2 式, 得:V R E F =VEB 2+K VEB(3式中,K =R 2, V EB=VEB 2-VEB 1d T T =T 0=d T T =T 0+K d TT =T 0对于一个正向偏置的晶体管, 它的收

8、集极电流I C 和V B E 存在如下关系:I C =I S eq V B E kT(4又由于(3 式:V B E =V G 0(1-T 0 +V B E 0T 0+q ln (T+q ln (J C 0(5式中, V G 0是绝对零度时Si 的能隙电压, 近似等于11206V , k 是Bo ltz m an 常数, m =213, J C 和T分别是收集极的电流密度和相应的温度, T 0和J C 0则是T 0下的收集极电流密度, V B E 0是T 0下的结电压, V B E 则是温度T 下的结电压, 故由(4 式可得:V EB =q lnJ 1(6 T 0为室温300K 时,d TT =

9、T 0=0。代入(5 、(6 两式, 计算得:V R E F 0=V G 0+(m -1q=VEB 2(T 0 +830. 0258K (7取m =213, T 0=300K , V G 0=11206, 代入(7 式, 得:V R E F 0=1124V 。K 0. 054(8 所以, 确定流过晶体管的合适的电流, 并根据T 0时V EB 2的值, 就可以计算出电阻的值和电阻间的比值K 。这里, 取每路的电流I =20A , 经过计算和仿真, 得:R 1=R 0=2517k 8, R 2=3k 8, K =R 2=8157。3电路实现311运放电路基准源中运放的设计也非常重要, 运放的失调是

10、基准源的一个主要误差源。设输入端的失调为V OS , 可以计算得:V R E F =VEB 2+R 2(V OS +V EB(9可见, V OS 被一个约为10的比例因子放大了, 它将造成输出电压值较大的偏离, 同时还严重影响了基准源的温度特性4。为了减少失调对参考电压的影响, 运放的失调就要尽可能地小。而引起失调的因素有很多, 如电阻间的不匹配, 晶体管的不匹配, 运放输入级管子阈值电压的不匹配, 运放的有限增益, 等等。这主要通过提高运放的增益和细致的版图设计来改进。如图3所示, 在本基准源的电路中, 采用了两级差分结构的cascode 运放, 以提高运放的增益, 减小失调 。图3运算放大

11、器电路256王彦等:一种高精密C M O S 带隙基准源2003年312偏置电路偏置电路如图4所示, 它们提供了与V DD 无关图4偏置电路的偏置电流I B IA S :假设M 1、M 2的宽长比相等, 且M 1M 4均工作在饱和区, 产生的偏置电流为I ,则:I =2L 3(V GS 3-V T 2(10 I =2L 4(V GS 4-V T 2(11 V GS 3-V GS 4=IR 3(12设K i =L i, 联解以上三式, 可得I =R23K 3K 4可见, 偏置电流与电源电压无关, 不随电源电压的波动而波动, 所以具有较好的抗电源噪声能力, 适用于在通信电路这种大的噪声环境中工作。

12、电路同时给出正常偏置的一个限定条件:K 4>K 3(13313启动电路启动电路也是带隙基准源中一个比较重要的部分。当电路上电时, 可能由于某种原因, 偏置电路不能正常工作, 流过偏置电路的电流为零, 从而整个电路都不能工作, 因此就需要启动电路来完成整个电路的启动。如图5所示, 启动电路主要由M 5、M 6和M 7组成。其工作原理为:当电路上电并出现上述异常情况时, 电路截止; 此时, 1为高电平, 2为高电平, 同时, 由于M 5管的栅极接地, 则M 5管常通, 又因为M 7截止, 节点6为高电平, M 6管导通, 于是节点1的电平逐渐降低; 当1降低到一定程度时(此时, V GS 1

13、 > V thp , M 1、M 2开始导通, 节点2的电压开始升高, 于是, M 3、M 4 、M 7开始导通, 电路开始工作, 同时, 节点6 的电压开始下降, 并最终使M 6截止; 电路的启动过程完成。图5启动电路314基准源总体电路图6是所设计的带隙基准源的具体电路。图6带隙基准源电路4版图设计版图设计在模拟电路的设计中非常重要, 它决定了电路的性能, 所以在本电路版图设计中, 充分考虑了器件的匹配性及版图的布局和布线等问题。1 在绘制面积比为81的两个PN P 晶体管时, 采用3×3的阵列, Q 2放置在阵列的中央, 同时, 8个等面积的并联PN P 管环绕着Q 2组

14、成Q 1, 以增强Q 1与Q 2的匹配性, 减小引起的失调。2 集成电路制造中, 电阻值的误差很大, 而从(3 式可以知道, 电阻间的比值误差对电路的温度补偿特性具有很大的影响, 所以, 为了减小电阻比值的误差, 对电阻进行了对称的排列。将R 0和R 1分列在R 2的两边, 并保持和R 2等距, 同时, 为了防止边际环境的影响, 在电阻的周围加了dumm y , 这样就提高了电阻的匹配度。3 由前面讨论已知:运放的失调是影响电路性能的最主要因素之一。而输入差分对的匹配度很大第3期王彦等:一种高精密C M O S 带隙基准源257程度上决定失调的大小。所以, 在版图中将差分对管进行M 1M 2M

15、 1M 2的交叉耦合, 以期减少器件的失调。4 为了保证N 阱电压和衬底电压在各自的区域范围内尽可能地一致, 阱内和衬底上都尽可能多的打了连接孔, 并分别连接电源电压和地。5电路模拟采用CS M C 016m B S I M 3v 3工艺模型, 对电路的温度系数和电压抑制比进行了模拟。511温度特性的模拟改变电源电压从35V , 步长取015V ; 并对输入电压进行-2080°C 的温度扫描, 仿真结果如图7所示 。图7温度特性曲线(最大温度系数为415ppm (V DD=5V ; 最小温度系数为018ppm (V DD =4V 512室温时PSRR 的模拟改变电源电压35V , 步

16、长取015V , 仿真输出电压的变化, 仿真结果如图8所示。由图8可以计算得:PSRR =66dB 。图8电源抑制特性曲线6测试结果对芯片的温度特性和电源抑制比进行了测量。由于实验条件的限制, 温度特性测量的温度范围仅为2070°C 。测试数据如表1、表2所示。由表1、2可知, 电路的电源抑制比约为60dB , 而在2070°C 的温度系数约为60ppm 。由于一般在20°C 左右可达到零温度补偿点, 所以, 如果温度扫描向负向延伸的话, 其平均温度系数会更小, 估计可以达到2030ppm , 这已能很好地满足一般的民用要求了。表1电源抑制比的测量V DD V 3

17、31331544155V VPSRR dBV OU T V112725112731127311273112741127501002558表2温度系数(V DD =313V T °C203040506070V VT e ppmV OU T V11274112741127311272112711127101003607结论本文设计了一个带隙基准源, 电路结构简单, 并实现了一阶的温度补偿。电路的电源抑制比可达到60dB , 在2070°C 时, 其温度系数为60ppm 。参考文献:1N ico llin i G , Senderow icz D 1A C M O S bandg

18、ap refer 2ence fo r differen tial signal p rocessing J 1IEEE J So lSta C irc , 1991; 26(1 :4125012Pease R 1T he design of band 2gap reference circu its :(下转第261页258王彦等:一种高精密C M O S 带隙基准源2003年艺模型, 其中, 增强型PM O S 和NM O S 管的阈值电压分别为-0182V 和0170V , 耗尽型NM O S 管的阈值电压为-01032V 。仿真工具采用Cadence 的Sp ectre 软件5, 对仿

19、真结果进行了归一化处理。312元件参数图1的传统环形振荡器中, PM O S 管和NM O S 管的长度均为8m , PM O S 的宽度为4m , NM O S 管的宽度为2m 。图2中的PM O S 和NM O S 管的长度选2m , PM O S 的宽度选16m , NM O S 的宽度选8m , 电阻R 均为50k 8。在本文提出的电路中, PM O S 管和两种NM O S 管的宽长比均为2m 5m 。313仿真结果图4给出了图1图3电路的仿真结果。其中, A 为传统环形振荡器的仿真结果, B 为文献1中的改进型环形振荡器的仿真结果, C 为本文提出的环形振荡器的仿真结果 。图4三种

20、环形振荡器电路的仿真结果通过三条曲线的对比, 可以看出, 传统环形振荡器的振荡频率受电源电压的影响很大。当电源电压下降50%时(5215V , 振荡频率降低了50%60%; 文献1中所提出的改进型线路则有一定程度的改善, 电源电压降低50%时, 振荡频率下降约20%。通过前面的分析可知, 其频率下降的主要原因, 是互补的两个M O S 管导通电阻增大的影响。本文提出的电路的输出频率有进一步的改善, 当电源变化50%时, 输出频率仅变化约5%。从图4的曲线中可进一步看出, 在电源电压约为315V 时, 振荡频率随电源电压的变化率为0。在它的左面, 输出频率是随电源电压增大而增大的, 而在它的右面, 输出频率则是随电源电压增大而减小的。这与(8 式的结果是相符的, 即前者是公式中的第一项(上升沿 起主要作用, 而后者是第二项(下降沿 起主要作用。4结论本文所提出的改进型C M O S 环形振荡器电路频率