IEEE期刊论文翻译

1、期刊论文翻译种纳米级的辐射加固 CMOS 锁存器设计和性能分析Sheng Lin, Yong-Bin Kim, and Fabrizio LombardiElectrical and Computer Engineering Department, Northeastern University , Boston,United States 原文出版出处 :文章英文名称： Design and Performance Evaluation of Radiation Hardened Latches for Nanoscale CMOS 作 者： 第一作者单位：IEEE Transactions

2、 on Very Large Scale Integration (VLSI) Systems , v 19, n 7, p 1315-1319, July 2011摘要：深亚微米 /纳米 CMOS 电路对外部辐射现象更敏感， 有可能导致所谓的软错误的发生。因此，在纳米级的电路设计中电路的软错误容忍度是有严格要求的。由于传统的容错方法，在电力方面、 面积和性能方面耗费大量的成本， 存储单元的低功耗加固设计发展 （如插销和存储器）越来越重要。本文提出三个新加固设计的CMOS 锁存器，工艺尺寸为 32 纳米，这9ST锁存器些电路是基于施密特触发器的，而第三个电路采用了在反馈回路级联配置。级联 的临

3、界电荷比传统的锁存器高 112 ，而面积增加只有 10。一种锁存器新型的设计指标QPAR ）表明，设QPAR ）去测试总体设计效果，包括面积、性能、功耗和抗软错误。（计的级联ST锁存器与现有的加固设计方法相比实现多达36 %的改进。蒙特卡罗分析了本文 中加固锁存器对电压、温度（ PVT ）的变化曲线。关键词：电路可靠性，加固锁存器，纳米CMO工艺，抗辐射加固，稳健设计。一、简介 INTRODUCTION由于纳米技术从探索到工业实践发展迅速， 纳米电路的操作已被广泛地进行了分析。 为 了实现较低的VDD和较小的节点电容，电路节点存储的电荷量正在变得越来越小，从而使电路更容易受到外部杂散电压引起的

4、现象的影响，如宇宙射线辐射，由于中子和a粒子。这些高能粒子通过硅产生少数载流子， 可能是由源 / 漏极扩散源收集， 从而改变了节点的电压值。 这对存储器和锁存器特别有害， 影响数据的完整性。 就像大多数文献报道的， 它可能导致短 暂的错误 （TFs） 。如这个短暂的错误被抽样单元（锁存器）锁存，那么这可能会导致所谓的 软错误（ SE） 。软错误率（误码率）定义为一种（电路或系统）遇到软错误的概率。误码 率发生明显的深亚微米高/纳米的CMOS!路。许多逻辑电路容错方法被提出。防止存储器和锁存器在面积，速度方面的功耗和功率产生 TF非常重要。因此，数据的完整性从多方面来 说对TF是至关重要。有TF

5、引起的容错影响锁存器， 提出了一种对存储器和锁存器的加固设 计。本文的目的是要提出新的低功耗和更高的软错误容忍的抗辐射加固锁存器的CMO设计在32纳米大小的电路功能。通过解决在最初在15中提出更详细的设计问题，本文详细介绍了小说的特征分析和比较现有的硬锁在随着大量模拟技术文献结果发现这些设计配置。耐受性软错误是由于达到一个更高的临界电荷，这也是以较高的性能指标的补充，例如面积减少开销。度量（记为QPAR评估硬化以及设计等优点的数字延迟，面积（和电力）是比较建议的提出与现有的龙头配置。面积效率的建议的龙头，是相对于传统的硬化锁存根据实际布局。广泛的模拟结果用于评估和比较新设计的有效性。结果表明，

6、该锁报价在32纳米的特征尺寸利用其预测技术文件（相当大的优势）的基础上QPAR该进程的一个变化的影响评估还提供使用蒙特卡罗模拟。二、已有加固锁存器 EXISTING HARDENED LATCHESA参考锁存器Referenee Latch图1显示了一种广泛使用的锁存电路，在本文中称为参考锁存器，D表示锁存输入节点，CLK和NCLK是系统时钟，节点In 1，Io1和nq的是属于闭锁回路内部节点反馈和Q是锁存输出节点。据报道，关键的电荷，只有在有一个最低的 Q使得节点可以通过检查确定的具体实验节点估计。一旦被确定，这种模式电荷产生的HSP ICE应用到这些节点电流脉冲。实验结果表明，在节点In1

7、的Q值是节点间In 1，nq的，和lo1最低。此外，这只是之一，其他两个节点Q的十分之一。MCLKDLCLKQIHCI. Reference (unhdeftcd) Imeh.B. 现有的设计硬化锁存 Exist ing Harde ned Latches Desig ns栅CMO辭件。软错误掩蔽使用施密现有的设计硬化锁存大部分通过增加一些节点或在设计他们的实力电容晶体管实现。 极电容的除了一个关键节点，是最常用的方法之一，硬化 特触发器锁存电路（扫描电镜，锁存器）已经在 7中提出的。施密特触发器的电压，以便它可以掩盖在输入一个较大的瞬态脉冲滞后的财产。同时，也增加了节点In1临界电荷 如 图

8、中所示。晶体管M1和M2被添加到引用锁存使施密特触发器。在节点In1等效栅极电容的增加，从而也增加了在节点In1关键收费。拆分内部节点的低成本锁存器（单，信用证锁存）已在6中提出的。而不是增加节点电容，单仲偕，立法会闩锁采用一种替代方法来强化反馈的节点6。在本文中，两个逆变器被添加到单，立法会的6与参考公平的比较闩闩锁设计。然而，输入输出延迟恶化的表现，由于晶体管之间的冲突在反馈回路和输入锁存驱动6。一种丝氨酸容错路径独家闩锁已被提出16。在误码率容错路径独占（ST PE闩锁采用了标准的道路专用锁和一个骰子一样_3冗余时钟门将实现高误码率容忍。至于STPE锁存器，逆 变器被添加到STPE输出锁

9、存器与参考比较闩锁设计， 即逆变器来生成所需的输出。对于STPE 闭锁，冗余电路停止传播到输出节点的故障。 但根据后面的手稿， 在高功率大面积得的耗费 从而限制了其在设计中的应用。三、所描述的加固锁存器 PROP OSED HARDENED LATCHES在本节中，提出三种加固锁存器的设计和分析A. 改良的标准锁存器 Modified SEM-Latch基于触发器加固的锁存器用于SEM锁存器的的Schmitt触发器电路如图2所示。当时钟clk高时，输入节点 D 瞬间高脉冲，因为Schmitt触发器可以压制住输入的小错误。关键电路的的改善可以改进SEM锁存器设计。这个新的设计在图 3显示，并且模

10、仿结果参数为采用2.63 fC, 32nmCMOS工艺，0.9 V 电源，温度为室温，而SEM锁存器关键电路采用 2.33 fC 。所以，临界电荷改善达到13%Pig一 A Mudilkxl error nurktri Ijtth destun.图3改进的容软错误锁存器设计B. 二选一施密特触发锁存器Alternative Schmitt Trigger Latch和图1提到的的锁存器很接近，SEM锁存器和修改过的 SEM锁存器的In1结节点都被连 接到一个反相器。如图4.加固的基于Schmitt触发器（ST）锁存器。在ST锁存器，节点ln1被连接到包括六支晶体管的Schmitt触发器9。当结

11、ln1是低的时，结nq高，M6打开，并且结int2被充电。如果在结的TF从低变到高，改变结 nq状态，需要首先在结int2放电。当有一个相反脉冲信号加在节点In 1，一个相似的情景发生。所以，这台Schmitt触发器可能提供更好的容忍能力（强壮）给软体错误由于充电在结int1和int2。提出的锁存器更慢归结于滞后现象。当CLK是低的时，并且NCLK高,反馈环路保留数据，并且Schmitt触发器配置提供更好的容忍能力（强壮）给软体错误。NCLKMCLKDDnqCLKCLKFig. 4. P roposed Schmin trig ger-based litcJiC. 射地-基地放大施密特触发锁存

12、器Cascode Schmitt Trigger Latch在图4显示的ST锁存器，反馈环路包括变换器12和时钟受控传输门 T2。反馈环路的一种供选择的电路如图 5显示，两个锁存器都使用一种数字式cascade配置，。在Figs. 4和5的反馈电路在数据保留的阶段亚稳态的操作op eration of exiti ng the metastablestate是不同德。如在的参考文献13中，当使用为一个弱信号放大器的减少的米勒作用，3.34 fC重要充电在 32纳米CMOS st锁存器。当 CLK为高，NCLK Cascode ST锁存器的功耗和延迟Cascode ST锁存器达到11%重要共基放

13、大器配置比传输门配置提供更好的能力退出亚稳态由于将降低性能，。模仿结果表示，与cascode反馈（Cascode ST锁存器）的ST锁存器达到 工艺，0.9 V电源，室温，相比 3.00fc的带有传输门反馈 低在图4和图5中的锁存器结果相似，并且在ST锁存器和表现的之间没有重大区别。与在图4的ST锁存器比较，充电改善，在功耗和性能上没有的损失。Viii>o_ROL'lg. %.i,"L'cihj,i?k Skiiiiiki't In理商 it?：isvn<!e ST)D）四、结论对比 ASSESSMENT AND COMP ARISON前面已经讨论

14、了几种硬化锁存。通过仿真显示了这几种不同的硬化锁存器的不同的性能 和临界电荷。A. 时序和时延图6显示了射地-基地锁存器的时序。 CLK和NCLK是系统的时钟，D是数据输入，Q是 数据输出。Dc-q是锁存器从时钟信号 CLK到输出端Q造成的传输时延。Dd-q是锁存器传输 数据信号D到输出端Q的传输时延。TsetuP是数据信号变化与时钟的跟踪下降沿（D的新值传输到Q端并在这个不定间隔内锁存住）之间的最小时间间隔。不同锁存器之间的性能和开关特性的比较，可以用仿真来验证，每种锁存器的值得设定可以参考文献10。也就是：D = T、+ D Q-Tsetup和Dc-q，正负最大转换时延（峰峰值之间的转换）

15、将被作为锁存器的参考指标。Tsetup和Dc-q的值在表1里列出来了。B. 面积版图设计基于 MOSIS深亚微米设计规则12.表1列出了锁存器的的面积参数，如SEM锁存器，改进型 SEM锁存器，STPE锁存器，ST锁存器，射地-基地ST锁存器。ST锁存器的 面积和图1比较仅扩大了 10%和图2的SEM锁存器面积比较仅大了 4.7%。C. 临界电荷正如前面提到的那样，临界电荷Qcrit只在一些特殊的点（这些点有较低的Qcrit ）进行估算。一个较低的正值负值间的短脉冲被选做锁存器的临界电荷。TAEil.C ClJVlPAll LSON t呼 L应rUJMESruB'hzLU IKC lu

16、riohrvi-S I rf-hSIe M1 UrichOunt1歩J叩¥* aw Clpuuii王K7凸2 17 7212.Qy19M3SO1 A1 h1 “244斗卅斗q.专US.Xll50 7S4门5.1 TO53.4KbH_l97(5. HU70. 7570.40Arcra 畑m巧12/ft 1 22.(?PAR7.24J-5Ku-S& 5o-5实验结果显示锁存器的这些点具有最低的Qcrit，SEMI锁存器，改进型SEM锁存器和ST锁存器都一样。也就是说点 In1在所有电路中具有最低的Qcrit。表1中比较了这六种锁存器的临界电荷、性能和消耗功率。公平起见，列出的锁存

17、器采用了相同的晶体管尺寸。特别地，所有地SEMI锁存器和改进型 SEM锁存器的晶体管尺寸是相同的。对于ST锁存器和射地-基地ST锁存器，传输门T1提高了 50%去驱动2个或更多的传输连接。 仿真显示了在32nm工艺，0.9V驱动电压、室温条件下四种施密特触发器的结果。表1表明不同的施密特触发器，在延时和电压降比较小的情况下，对SEM锁存器，改进型 SEM锁存器，ST锁存器，射地-基地ST锁存器它们的临界电荷分别提高了43% 62% 85%和112%以上仿真假定使用的是32nm工艺，网表源于改进型锁存器的临界电荷版图配置。同时表1也表明STPE的高临界电荷主要耗费在了功率、性能（时延）和面积。t

18、-ig. 7_ Hlot or pon；k'er-deJjy procLuiMerurr tw Jinerenl JbicnCl 1 T 泊Ti；4 I g为了评估不同的硬化锁存器的配置，这里介绍了一种全面的性能（像：时延效果、临界电荷、1面积和功率消耗）参数比较。使用表 1的仿真结果，异同就可以进行精确地比较。结合表里面的优点建议：容错设计的临界电荷应该尽可能的高。但高性能和低功驱动、时延、功率消耗和置位时间应该尽可能地小。临界电荷的增加可以通过增加电容的临界点来达到，但这样就可能需要更大的晶体管，功耗和面积也相应就大了。临界电荷就可以得到新的数据，这些数据是关于的电荷通过产品的功率

19、、时延和面积区分（Q）与PDP面积的比（也就是QPAR）.因此，得到 QPAR的表达式:（2）< >PA H =2*Piiwi I * f, T. 1 ,r + Df 广 ft a从公式（2）可以看出，提高硬化锁存器的 QPAR直可以通过提高容软错误能力、提高性能（时延短/面积小）并且降低功率来实现。所有的锁存器的QPAF建议值表1也已经给出。表1也说明射地-基地ST锁存器具有最高的 QPAR值，这个值比 SEM锁存器高36% 比STPE 高22%D. 功率延迟和临界电荷容软错误不能以牺牲功率耗散和性能为代价。功率延时的产品在逻辑电路中被广泛使 用。同样在本文中这也被用功率时延来确

20、定硬化锁存器功率和性能。但面积在这没有被明确（就像在QPAR 例如：在性能锁存SEM锁存器来说M17说明地考虑，晶体管的尺寸对CMO的临界电荷有很重要的影响11.临界电荷可以通过增加临界 点的门电容来实现。所有这些技术导致了硬化锁存器的耗散功率和传播时延增加，对数字 CMOS!路来说就降低了产品的功率时延。因此，不同锁存器的频率时延和临界电荷之间的关系通过不过分要求面积 中）参数的方式被进一步评估，因此增加晶体管的尺寸是可以被接受的。器和SEM锁存器，晶体管反相器I1的尺寸就增加了。在图3中对改进型的和M2的尺寸也增加了。不幸的是通过变大门的尺寸，产品的功率时延也变大了。图 了 SEM锁存器，

21、SIN-LC锁存器，ST锁存器，射地-基地ST锁存器和STPE锁存器这些锁存器 的性能与产品功率时延和临界电荷之间的关系。如图7所示，SEM锁存器和改进型SEM锁存器不定态时通过在反馈回路里并联一个反相器，它们就有了相近的斜率。T锁存器，射地-基地ST锁存器、STPE锁存器和SIN-LC锁存器在低功率时延产品上相比SEM锁存器和改进型SEM锁存器具有了一个较大的临界电荷值。STPE锁存器在低功率时延产品上具有最高的临界电荷值。但是因为晶体管尺寸的增加，射地-基地ST锁存器的临界电荷增加相比STPE锁存器更快。如图7所示，推荐的射地-基地ST锁存器在较大的功率时延产品上具有最高的 临界电荷。因此

22、，在要求最高的容软错误能力的场合应该被使用这种锁存器。五、工艺变动 PROCESS VARIATIONSTrtBLF IICrrical Charges and Harwenito Faiiure pROBAHiLrry of Laches4iichCfiiLiiil Chflfe 血：）I ludenirig FHi Lure 卩 mb MTKlereince latchI 62100%SE：M-ldicli2 35100%Modified SEM-lnwh2.6197.76%ST lalcli5.00SIN4r l.,nich3 22Si Ijich3珅0.41%S'PH liil

23、chi5（X）C）%对电路变化的影响（工艺，电压和温度对软错误容忍）主要表现在加大工艺缩放比例。锁存器容软错能力也被评估在这个变化中。本文，蒙特卡罗仿真使用 10K样本在PVT变化下去评估锁存设计器。 在蒙特卡洛仿真中对于 PVT模型，参数包括电压，温度和工艺（阈值电5在-3,3之间.-5%,+5%间的高斯分压和沟道长度），这个模型被扫描和仿真的条件使用（QPARQcrit-基地ST锁存器和STPE锁存器的失败概布。表2显示了 SEM锁存器、改进型 SEM锁存器、ST锁存器、SIN-LC锁存器、射地-基地 ST锁存器和STPE锁存器，当这些锁存器限定在 3fC为临界电荷的临界点时硬化原设计 值

24、在表1中已经给出）失败的概率。 表2的结果可以表明当若给定锁存器一个较大的 是当感应电荷是常数时失败的概率更小。但是射地 率可以忽略不计。六、结论CMOSI路。设计了锁存器，分析和模拟15，三个硬化锁 在所有情况下，仿真表明，该设计具有良好的耐软本文介绍了抗辐射加固锁存器的新设计在纳米 使用32纳米工艺，耐辐射引起的软错误的预测技术文件配置。通过扩展 存器配置的初步结果已经提出并设计的。错误，低延时，低功耗，高性能。的优点，这些数字已全面评估在一个单一的指标，作为 QPAF表示。使用QPAR建议对现有设计提供锁存配置，并在32纳米降低特征尺寸的出色表现具有明显的优势。拟议的串叠型ST段锁存器具

25、有最高的 QP AR蒙地卡罗模拟还根据演出的PVT变化。下面从本文的结果可以得出结论:1.STPE闩锁16具有最高的临界电荷，并在PDP的低价值的最高容忍。然而，这闩锁具有最咼的功耗和面积最大。从而使它们成为低功耗设计2. 扫描电镜和建议的叠接意法半导体龙头具有最低的功耗, 的优秀候选人。3. 至于性能），扫描电镜及建议叠接意法半导体龙头再次最低值。由于一个非常高的设 置时，STPE闩锁具有最高的延误。4. 利用QPAF作为单一指标，以评估值得所有数字（延迟，面积，功耗和重要收费为硬 化闩锁设计，建议设计（在ST和叠接STIatches 2）达到最佳性能配置中闩锁已知的作者。PDP（即没有明确

26、考虑门闩面积，增这比现有的设计改进是在关键的检查费用较高值最高的 加偶数）。参考文献1 R. C. Bauma nn, Soft errors in adva need semic on ductor devices-part radiati on sources, "IEEE Trans. Device Mater. Reliab., vol.5, no. 3, pp. 305 Sep. 2005.2 N. Seifert, X. Zhu, and L. W. Masse ngill,in commercial micro pro cessors,"IEEE Trans.

27、Dec. 2002.3 T. Cali n, M. Nicolaidis, and R. Velazco,l:The three4316,Impact of scali ng on softerrorratesNucl. Sci.,vol. 49, no. 6, pp. 3100 -3106,Up set harde ned memory desig nforsubmicro n CMOS tech nology,"IEEE Trans. Nucl. Sci., vol.43, no. 6, pt. 1, pp.2874 -!878, Dec. 1996.4 D. Bessot an

28、d R. Velazco,Desig n of SEU-harde ned CMOS memorycells: The HITcell, ” in Proc. RADECS Conf., 1994, pp. 563-70.5 M. Oma na, D. Rossi, and C. Metra, NovEL tran sie nt faultin Proc. 18th ITC, 2003, pp. 886£92.6 M. Omana, D. Rossi, and C. Metra,new hardening approach, " IEEE Trans.2007.harde

29、nedstaticlatch,"Latch susceptibilityComputers, vol. 56,no.to transientfaults and9, pp. 1255 -1268, Sep.Soft error mask ing circuit and latchus ing 4335.7 Y. Sasaki, K. Namba, and H. Ito,Schmitt trigger circuit,” in Proc. IEEE DFT, Oct. 2006, pp.3278 R. Rama naraya nan, V. Degalahal, N.Vijaykris

30、h nan, M. J. Irwi n, and D.Duarte,Analysis of soft error rate in flip-flopsand scannableSep. 2003, pp. 231-!34.9 J. Rabaey, A. Chandrakasan, and B. Nikolic, Digital Persp ective, 2nd ed. En glewood Cliffs, NJ: Pren tice-Hall, 2002.10 V. Zyuban,Optimizationof scannable latches forLarge Scale In tegr.

31、 (VLSI) Syst., vol. 11, no. 5, pp. 778latches, ”n Proc. IEEE SOCC,In tegratedCircuits:ADesig nlow energy, ” IEEETrans. Very-88,Oct. 2003.levelgatesiz ing11 J. M. Cazeaux, D. Rossi, M. Omana, and C. Metra,Ontransistorfor in creased robust ness to tran sie nt faults," in Proc. 11thIEEE IOLTS, 200

32、5, pp.2328.12 The MOSIS Service, Marina del Rey, CA,The MOSIS Service,”2009. Onlin e.Available: htt p: //Tech nical/Desig nrules/scmos/scmos-ma in. html13 L.-S. Kim and R. W. Dutto n,Metastability of CMOS latch/fli p-flo p,Solid-State Circuits, vol. 25, no. 4, pp. 942-951, Aug. 1990.14

33、Berkeley p redictivetech no logyAvailable:htt p: // ptm/15 S. Lin, Y. B. Kim, and F. Lombardi, Soft-error CMOS latches, "in Proc. IEEE VTS, May 2009, pp. 41model, ”2007.harde ning desig ns -46."IEEE J.Online.ofna no scale16 P. Hazucha, T. Karnik, S. Walstra, B. A. Bloechel,

34、J. W. Tscha nz,J. Mai z, K.Soumya nath, G. E. Dermer, S. Nare ndra, V. De, and S.Borkar,Measureme nts and11analysis of SER-tolerant latch in a 90-nmdual-VT CMOSprocess, ”IEEE J. Solid-StateCircuits, vol. 39, no. 9,pp. 1536-543, Sep. 2004.期刊论文翻译柔性直流输电系统中矢量控制的研究文章英文名称： Study on Vector Control used in

35、VSC-HVDC作者： Ding Yi-ping ，Liu Jian-hua作者单位：College of ElectricalEngineering and Information,Changsha Universityof Science & Technology Changsha, China原文出版出处 : 2011 IEEE Power Engineering and Automation Conference (PEAM 2011),p 264-7, 2011VSC-HVDC ）的原理，并提出摘要： 本文介绍了基于电压源换流器的高压直流输电系统（ 了一种基于 VSC-HVD

36、C 矢量控制的控制策略。分析了控制系统（包括内环控制回路和外环 控制回路） 的结构。 设计出控制器， 并在 MATLAB/SIMULINK 中建立仿真模型。 在整流侧应用恒有功功率和无功功率控制，在逆变侧应用恒直流电压和恒无功功率控制。仿真结果证明 了在VSC-HVDC中矢量控制的可行性。关键词：高压直流输电，矢量控制，内环控制回路，外环控制回路，电压源型换流器 一.引言随着电力电子技术的发展以及脉宽调制技术（PWM开关频率的相对提高，基于电压源换流器的高压直流输电技术（VSC-HVDC已经呈现出许多显著优势。例如：能够独立地控制有功功率和无功功率；换流器不会出现换相失败；由于开关频率的增加响

37、应速度更快；环境影响程度最小，要充分发挥 VSC-HVDC勺能力，需要适当的控制算法。矢量控制是一种简单而又有效的 可应用于VSC-HVDC勺方法。本文首先给出了 VSC-HVD係统的简要说明及其数学模型。随后 将详细的阐述一种基于矢量算法的控制策略以及所应用的控制器。最后在MATLAB/SIMULINK中模拟几种紧急故障状态来评估暂态性能。仿真结果表明所设计控制系统响应速度快并且稳定性强。二. VSC-HVD的基本原理VSC-HVDC勺基本模型如“图1”所示，其每一端都可以看做是一个通过三相电抗器与交 流输电网络相连接的电压源。vsnVSC3/ | AC f iguTU.I由風凶11師百tm

38、itMin nf VSC-HVEM'19取交流母线电压基波分量为参考并忽略电抗器的电阻，则功率通量为:1/心P =sin a&由式（1）可知，可以通过控制叮U厂比遇a) Q =之间的相位角差（0）来控制有功功率通量， 当J <0，换流器（VSC吸收有功功率，运行在整流状态；当ff>0,换流器发出有功功率，运行在当必-必3 Ecr>0，逆变状态。由式（2）可知，无功功率由换流器端和系统端的电压幅度差值决定。换流器吸收无功功率；当 & 一巴COSff<0,换流器发出无功功率。三. 矢量控制由于矢量控制技术既能实现有功功率和无功功率的解耦控制有反应迅速

39、， 的叠层结构形式（两个控制回路：外环控制回路和内环控制回路）成为可能。使得控制系统 外环电压回路PWM控制器从系统级接受信号，提供电流参考值给内环控制器，内环电流控制器提供信号给 发生器来控制换流器（VSC。2 ”所示:VSC-HVDC中矢量控制的结构如“图Fig.ZConfiguration of vector controlA. 锁相环（PLL）锁相环模块测量系统频率，并提供相同步角（更精确的sin 0 ,cos 0 ）给d-q转换模块,在稳态sin 0的相位是超前a分量和PCC电压的A相位的基频分量的。B. 外环电压回路外环控制包括直流电压控制器、交流电压控制器、有功功率控制器、无功功

40、率控制器1）直流电压控制器根据VSC-HVDC部的功率平衡：（3）+ P 业 +巴=03其中直流母线电流和电容电流由公式（4）:徑%i-丄与此同时:（6）综合（5）和（6）可知:dt-3啦.丄加応A巫aj（）因此，我们可以得出结论一一可以通过控制有功电流来控制直流电压,如“图3”所示:Fisf3 fonsiant IX'control2）有功功率和无功功率控制 有功电流、无功电流可做如下表示:如“图4"、“图5”，可通过控制切和忙或来分别独卫控制卩就、QwfFig.4 Constant active power conrrolH.5 Constantpow铁 controlc

41、.内环电流回路内环回路控制器接收1如强 生成参考电压（叫再转换成传给PWM 发生器来触发 VSC如“图6”所示:4+Fig.6Inner loop cflntmlD. PWM电压源换流器阀由IGBT或GTQ组成，PWM技术用来生成期望电压波形。有很多脉宽调 制方法来驱动换流器开关使得输出交流电压尽可能的接近正弦波形。此处应用的是正弦脉宽调制技术（SPW）为了获得平衡的三相输出，用一个三角波与三个相角互差120°的正弦波相比较。通过高开关频率的PWM技术，再加上相电抗器和滤波器，换流器输出交流电压波形可控制为正弦 波形。四. 仿真为了测试所设计的控制系统响应，“图1”所示的系统在MAT

42、LAB/SIMULINK中进行仿真。系统参数：Kj = 230kV,犠孵50曲额定功率2ooMw/%=ioo闊直流电容70卩F,开关频率1350Hz控制策略：VSC1 直流电压与无功功率控制；VSC2 有功功率与无功功率控制A.稳态运行系统运行在稳定状态，各仿真波形如下：1)VSC 1侧的交流电压、交流电流、有功功率、无功功率.i - iir :I * T nI jrna FT-If-«呼可订中 ® 韦<：>1 irirs呼 i"飞“丄 1十 込 严叫.击冷.心片 ：讶屮阳 jW二巧 制厂山 小心 小沁 T工T也呻卄讪鬥环虫耳":前砂蝌 !*

43、 Ji Ih'lllWI I !：jJ -!|i-. i Lm 4+-*rtl»ib!j !lbl i.| .L jl IgJ » l!>I« * I '*1： ' l,» II > JI ! * i |r . * - 严-n : 'Bt -. : 7 - -L-B - IV 'F孑丁盂 rr1 -.亠 十 匸-!-. -, - <92)3)B.动态特性对连接VSC 2侧的交流系统发生三相短路故障进行仿真，来研究 状态下的性能。故障发生在1.3S-1.5S 。1) VSC 1侧的交流电压、交流电流

44、、有功功率、无功功率VSC-HVDC系统在故障r 耳'¥ n .1 、T. 1_> MKfJ：pi'lT*'' -ilT?,： I -, hi 1 , r气* J Z，J； r FL'j "J f "# PT、冒Ii4jl>hi»i4h“ -1 |".H.I VhU iLtt-：!I.I_ b* reLl.1&闭臼I 呻环! f巒力娜卩w:附nnv詡,-| 1 , -4|jr mH ； I.Lrii ipih L . 'Jt J J'J?：* -iliiLlJji

45、9;T. - 1 «- b -ii-Ti*.q-.-|U - b宀，:./d<：- 1 i * B-r-._ . L r IT . . ir.it七1Jri - - i h - I 4三7宀匚4，上|4W*wy=|-j'Is - - - - + ' -" -4- -11VSC 2侧的交流电压、交流电流、有功功率、无功功率2) VSC 2侧的交流电压、交流电流、有功功率、无功功率*3) 直流电压C. 结果分析从仿真的结果我们可以看出，在稳态运行中，开始后的很短时间后， 两边VSC的电压和电流都运行在正弦状态。当交流侧发生三相短路时，控制器方应迅速并在故障消除后成功恢 复到稳态运行。由此证明所设计的控制系统应用于VSC-HVDC系统中可行。五. 结论本文阐述了基于矢量控制的VSC-HVD