基于OR1200的嵌入式SoPC硬件平台设计

1、基于or1200的嵌入式sopc硬件平台设计针对现有商业sopc系统的固有问题，提出了基于开源ip核与软件资源的sopc系统硬件平台构建计划，并用法cyclone 举行了实际验证，证实了该硬件平台的有用性。探讨了该平台在普及sopc技术和讨论更高性能系统方面的乐观作用。（system on chip）片上系统是现代系统设计的一个进展方向，它将原先分立的多个芯片集成在一块芯片上，通过提高芯片的集成度、削减系统芯片的数量和互相之间的连线、削减pcb面积来降低囫囵系统的成本，同时使系统的性能、功能和牢靠性都有很大的提高。随着新型的高性能、低成本fpga的浮现和综合技术的提高，基于fpga的sopc(

2、system on programmable chip)可编程片上系统正逐步走向市场。基于fpga的sopc与基于asic技术的soc相比，具有设计周期短、产品上市速度快、设计风险和设计成本低、集成度高、灵便性大、维护和升级便利、硬件缺陷修复和排解容易等优点。因此基于fpga和包括32位cpu在内的各种ip核的系统级应用开发将是下一代电子系统设计的进展方向。顺应这个潮流，fpga器件的方要供给商和都推出了各自的sopc解决计划：nios系统和microblaze系统。它们功能强大、开发环境和配套ip核完美，是工程应用的首选。但是它们只能用在各自厂商的fpga上，不但配套ip核价格昂贵，而且用户

3、无法获得全部源代码，不利于我国sopc技术的进展。针对这种状况，笔者用法altera公司的cyclone fpga和opencores组织提供的各种免费、开源的ip核，构建了以openrisc1200cpu为核心，配以各类外围ip核的彻低开源的sopc系统，并胜利地运行了clinux系统。同时本系统采纳的全部ip核在源代码不变的状况下可以用法xilinx的开发工具举行综合、布线，为该系统在其他fpga平台上的运行打下了良好的基础。1 or1200本系统用法的openrisc1200处理器（以下简称or1200）是openrisc系列risc处理器内核的一员。openrisc是由opencore

4、s组织负责开发和维护、免费、开源的risc处理器内核家族。openrisc1200浮现于2001年7月，支持orbis32命令集。该命令集包括32位整数命令、基本的命令、32位的load和store命令、程序流程控制命令和特别命令（事实上还不支持除法命令）。2002年8月，openrisc1200基本成熟，配有比较完美的软件开发环境和操作系统，改进和维护向来持续到现在。or1200是一种32位、标量、哈佛结构、5级整数流水线的risc处理器，它有32个32位通用寄存器，支持缓存、虚拟存储器和基本的dsp功能，外部数据和地址接口符合wishbone标准。辅助功能包括用于实时调试的调试单元、计数器

5、、可编程中断控制器和单元，这些功能大大增加了cpu自立工作的能力，对软件调试和操作系统的支持较好，简化了整体系统的设计。or1200的标准组成结构1所示。cpu/dsp单元是or1200处理器的核心，其基本结构框图2所示。当用法0.18m和6层金属工艺时，or1200的主频可达300mhz，此时可以提供300dhrystone2.1和300m次/秒的32%26;215;32的dsp乘加操作能力。or1200在2002年9月被flextronics公司选中，用于集成在flextronics的设计中，并提供商业服务。2003年8月，flextronics公司胜利实现了集成or12000、10mbp

6、s/100mbps自适应以太网mac控制器、32位33mhz/66mhzpci接口、16550兼容uart和memory控制器的soc芯片，并胜利运行了clinux和操作系统。2 板级系统组成板级系统以altera的cyclone系列fpga ep1c12qc240为核心，配以epcs4配置存储器和配置组成核心系统，再配以2片29lv160db nor flash(4mb)、2片is61lv25616 sram(1mb)、2片hy561620 sdram(64mb)、1个rs232串行口、1个通用jtag接口和8段、按钮、拨码开关组成基本系统。flash、sram和sdram组成存储系统，它们

7、共用fpga的存储器总线，大大削减了存储系统占用的fpga管脚数，并为系统提供了运行大型软件所需要的存储器空间。通用jtag接口可以通过专用接口电缆与pc机的并口相连，实现对cpu的在线调试和系统存储空间的拜访。串行口可以为系统实现一个基本的控制台，并可以作为向系统下载大量数据的通道。因此，基本系统的组成足以调试和运行基本的clinux系统。完整的板级系统的组成框图3所示，它除了基本系统以外，还包括1片10mbps/100 mbps自适应以太网phy芯片、320%26;215;240彩色stn 、10位%26;215;3通道视频和2个ps2接口。用法以上完整的板级系统可以实现容易的网络和人机界

8、面应用，再配以clinux操作系统即可实现一个完整的计算机系统。3 内核的集成、与验证内核的集成、仿真与验证是建立本平台的难点。要实现上述全部功能，除了openrisc1200 cpu外，起码还需要以下ip：wishbone总线互连；cpu debug模块；通用i/o控制器；片内高速ram控制器；16550兼容uart控制器；memory控制器；0mbps/100 mbps自适应以太网mac控制器；vga/lcd控制器；8042兼容ps/2控制器。以上多数ip可以从opencores获得，像通用i/o控制器和片内高速ram控制器这类容易的ip，可以自己编写。不过需要注重的是，为了使系统能够正确

9、地运行或者获得更好的综合效果，多数ip在集成时都要举行修改。需要修改的ip及其修改内容如下：or1200：通用寄存器组、缓存、mmu用法的ram块需要针对synplify举行修改，以便能够综合至m4kram块中，mmu、dsp mac单元按照需要打算是否在配置中去掉，以提高速度，削减规律资源的占用；wishbone总线线连：添加空穴地址空间的拜访处理；uart控制器：数据接收和发送fifo需要针对synplify举行修改，以便能够综合到m4k ram块中；memory控制器：添加复位后的默认值配置，以便系统可以挑选从flash或者sram启动；以内网控制器：控制寄存器和fifo需要针对synp

10、lify举行修改，以便能够综合进m4k ram块中，并且需要添加对不支持burst模式的wishbone总线互衔接口的支持；vga/lcd控制器：显示fifo需要针对synplify举行修改，以便能够综合进m4k ram块中，并且需要修改对扫描时钟输出的控制。用法以上ip构建的系统内核的结构框图4所示。中间模块是wishbone总线互连ip，它有8个主设备、8个从设备接口。or1200的命令和数据接口各占用了一个主设备接口。debug模块需要拜访存储空间，因此也用了一个主设备接口。以太网控制器用法主存储器来存储、获得数据，vga/lcd控制器用法主存储器获得显示缓冲数据，因此它们也都占用了一个

11、主设备接口。以太网、vga/lcd和memory控制器的控制寄存器空间各占用了一个从设备接口，memory控制器的存储器空间占用了一个从设备接口，其余的uart、ps/2、i/o和片内ram控制器各占用了一个从设备接口。为保持软件的兼容性，在设置wishbone总线互连ip各个主设备和从设备的地址以及分配中断号时，需要符合orp标准。orp(openresc reference platform)是一个对基于openrisc处理器的系统的定义，它包括存储器空间、外围设备的地址定义和中断向量的分配。其作用是标准化基于openrisc的硬件和软件的设计，提高软件可重用性并缩短硬件设计的验证时光。在举行完各个ip的单独测试后，用法or1200的软件开发包gcc对系统引导程序和clinux举行编译，并将得到的二进制文件嵌入到存储器仿真文件中，对系统的初始化、引导和操作系统的启动举行仿真。在仿真胜利后，举行了下载验证。因为用法的ep1c12器件的规律容量有限，无法同时实现以上全部功能，因此设计了两个配置计划，分离而向网络和个人终端。前者具备以太网功能，但是没有ps/2和vga/lcd控制器，后者相反。用法synplify和ii软件对个人终端配置的系统举行综合、布局布线后，系统速度和各模块所占规律单元les(logic elements)的状况如表1所示。表1 系统速度和各模块所占les模