自制感应加热教程

1、感应加热DIY教程总体架构：串联谐振2.5KW锁相环退SZVS , MOSFET全侨逆变；磁芯变压器两档阻抗变换，水冷散热，市电目程调压谑功，母线过流保护.在开始制作之前，有必要明确一些基5出性原理及概念，这样才不至于一头秀水。-加热机制（扫盲用，高手跳过）1-1涡流，只要是金属物磔处于交变磁场中,都会产生涡流，强大的高违度涡流能迅速使工件升温，这个机制在所有电阻塞不为 无穷大的导体中均存在。1.2 感应环流,工件相当于一个短路的1叵线图,和感应线圈构成一个空心变压器，由于电流比等于叵比的反比，工件上的电流 是感应线遏中电流的N（叵数）倍，强大的感应短路电流使工件迅速升温，这个机制在任何导体中

2、均存在，恒定磁通定度情况 下，工件和里场矢呈正交的面积越大，工件上感生的电流越大，效率越高。由此可看出，大磁通切割面积的工件比小面积的工 件更容易获得高温。1.3 磁涛摩擦（在铁磁体内存在着无数个线度约为10-4m的原本已经磁化了的小区域，这些小区域叫磁踌），铁磁性物质的磁畴, 在交变磁场的磁化和逆磁环作用下，剧烈摩擦，产生高混。这个机制在铁磁性物质中占主导.由此可看出,不同材料的工件，因为加热的机制不同,造成的加热效果也不一样.其中铁磁物质三中机制都占，力感奏效里最好。 铁磁质力燃到居里点以上时，转为预磁性，磁诱机制减退其至肖失。这时只能靠余两个机制继续力燃。当工件越过居里点后，磁感应现象减

3、弱，线图等效阻抗大幅下降,致使谐振回路电流增大.越过居里点后,线圈电感呈也跟著 下降。LC回路的固有i蹒频率会发生变化.致使固定激励方式的加热器失谐而造成设备损坏酸作大减.2 .为什么要采用谐振）应采用何种谐振?2.1 先回答第一个问延 我皆经以为只要往感应线居中通入足券强的电流，就成一台感应加热设备了.也对此做了一个实睑，见 下图。实验中确实有加热效里，但是远远没有达到电源的揄出功率应有的效果。这是为什么呢，我们来分析一下，显然，对于固定的 工件，加热效果和逆变器实际输出功率成正比。对于感应线圈,基本呈现纯感性，也就是其间的电流变化永远落后于两端电压 的变化，也就是说电压达目峰值的时候，电流

4、还未达到峰值，功率因数很低.我们知道，功率等于电压波形和电流波形的重叠 面积，而在电感中，电流和电压波形是错开一个角度的，这时的重彗面积很小，即便其中通过了巨大的电流，也是锹无用功. 这是如果单纯的计算P=UI,得到的只是无功功率。而对于电容，正好相反,其间的电流永远超前于电压变化。如里痔电容和电感构成串联或并联谐振,一个超前，一个滞后，谐 振时正好抵消掉。因此电容在这里也叫功率补偿电容。这时从激励源来看，相当于向一个纯阻性负载供电,电流波形和电压波 形完全重合，场出最大的有功功率.这就是为什么要采取串（并）补偿电容构成i蹒的主要原因。2.2 第二个问题，LC谐振有串联谐振和并联谐振，该采用什

5、么结构呢。说得直白一点，并联谐振回路，谐振电压等于激励源电压,而楮路（TANK ）中的电流等于激励电流的Q倍。串联谐振回路的 槽路电流等于激励源电流，而L,C所的电压等于激励源电压的Q倍，各有千秋。从电路结构来看：对于恒压源激励（半标，全侨），应该采用串联谐振回路，因为供电电压恒定，电流越大，输出功率也就越大，对于串联谐振电 路,在i皆振点时整个回路阻抗最小,谐振电流也达到最大值，输出最大功率。串联谐振时，主载的回路Q值最高，L,C两端电 压较高,槽路电流白白浪费在回路电阻上，发热巨大.对于恒流源激励（攵弹管电路），应采用并联谐振,自由i皆振时LC端电压很高，因此自家得很大功率。并联谐振有个很

6、重要的 优点，就是空载时回路电流最小，发热功率也很小。值得一提的是，从实晚效果来看，同样的谐振电容和加热线遏，同样的驱 动功率，并联谐振适合加热体积蛟大的工件.串联谐振适合加热体积小的工件。3 .制作过程明白了以上原理后，可以着手打造我们的感应加热设备了。我师J作的这个设备主要由调压整流电煤锁相环、死区时间发生 器、GDT电路、MOS抗、阻抗变换变压器、LC槽路以及散热系统几大部分组成，见下图。我们再来对构成系统的原理图进行一些分析,如下：槽路部分：浓铀1U聚阳条与的*例正外&。院/修上/E战与22/E5S长 八H10到£町0C血1>a2m0匕容够XQB在？“处，出&#

7、171;!%女领雄用个号4-宽"第*在协通/协耐1.3森用2个建仔会*使用 R外电封盘用烧#UI送重用03348税32U8L 1ft右K1A侬 CR用。用大电率MEAT IOC<W.包即便用大IKW耐电电井Hftu电的星我6g广质商京，以务城均包从上图可以看出，CL C2、C3, L1以及T1的次级（左侧）共同构成了一个串联谐振回路，因为变压器次级存在鬲感，回路的 走线也存在分布电感，所以实际谐谈比单纯用C1-C3容呈和L1电感型计算的谐振频率珞低。图中L1实际上为luH ,我 将混感分布电感等加在里面所以为1.3UH ,如图参数谐振频率为56.5KHZ.从逆变拼输出的高频方波

8、激励信号从J2-1揄入,通过谒直电容C4及单刀双掷开关S1后进入T1的初级，然后流经1:100电流 互感器后从J2-2回流进逆变桥.在这里，C4单纯作为隔直电容,不参和谐振，因此应选择容里是若大的无感无极性电容，这 里选用CDE无感吸收电容1.7uF 400V五只并联以降低发热.S1的作用为阻抗变换比切换，当开关打到上面触点时，变压器的叵比为35:0.75 ,折合阻抗变比为2178:1 ;当开关打到下面触 点时，变压器叵比为24:0.75 ,折合阻抗变比为1024:1.为何要设置这个阻抗变比切换，主要基于以下原因.（1 ）铁磁性工件 的尺寸决定了整个串联谐振回路的等效电阻,尺寸越大,等效电阻越

9、大。（2 ）回路空载和带载时等效电阻差别巨大，如里空载 时变比过低，将造成逆变矫瞬间烧毁.T2是T1初级工作电流的取样互感器，因为叵比为1:100 ,且负载电阻为100C ,所以当电阻上电压为IV时对应T1初级电流 为1A。该互感器应有足若小的混感且易于制作，宜采用铁耳体磁灌制作，文既磁挂也可用磁环代替。在谑试电路时，可通过示 波器检测J3两端电压的波形形状和幅度而了解电路的工作状态，频率，电流等参数，亦可作为过流保护的取样点.J1端子输出谐振电容两潴的电压信号，当电路谐振时,电容电压和T1次级电压存在90。相位差，将这个信号送入后续的PLL 锁相环，就可以自动调时激励频率始终等于谐振频率.且

10、相位恒定。（后文详述）LI. T1线圈均采用紫铜管制作，数据见上图，工作中，线超发热严重,必须加入水冷措施以保证长时间安全工作.为保证良好 的传场特性以及防止磁饱和,T1采用两个EE85磁芯叠合使用，在绕制线圈时需先用木板做一个比磁芯舌截面稻弑大点的模子, 在上面绕制好后脱模。如下图：PLL锁相环部分：<n« utnmv.cc.c" bs空，a网“电mcu jnifjtm431tg.上图为PLL部分，是整个电路的核心。关于CD4046芯片的结构及工作原理等,我不在这里详述，请自行直阅书籍或网络© 以U1五养单片开关电源芯片LM2576-adj为核心的斩波稳压

11、开关电路为整个PLL板提供移定的，功率强劲的电源.图中叁数 可以提供15V2A的稳定电压，因为采用15V的VDD电源，芯片只能采用CD40xx系列的CMOS器件，74系列的不能在此电 压下工作.CD4046锁相环芯片的内部VCO 磔信号从4脚场出，一方面送到U2为核心的死区时间发生器,用以驱动后级电路.另一方 面回馈到CD4046的鉴相器揄入B端口 3脚。片内VCO的频至范圉由R16、R1& Wl. C13的值共同决定，如图参数时， 适若VCO控制电压0-15V变化，振荡频至在20KHZ- 80KHZ之间变化.从谐振楮路Vcap接口 J1送进来的电压信号从J4接口嫁入PLL板，经过R1

12、4 , D2 , D3构成的钳位电路后，送入CD4046的 鉴相器输入A淀口 14脚。这里要注意的是，Vcap电压的相位要倒相揄入，才能形成负反馔.D2 , D3宜采用低结电容的检波 管或开关管如1N4148、1N60之类.C7. C12为CD4046的电遁退理，旁路掉电源中的高频分量，使其稳定工作。现在说说工作流程，我们选用的是CD4046内的鉴相器1 （ XOR异或门 > 对于鉴相器L当两个场人流信号Ui、Uo的电平状 态相异时（即一个高电平，一个为低电平），场出益信号UW为高电平；反之，Ui、Uo电平状态相同时（即两个均为高，或均 为低电平），UW输出为低电平。当Ui、Uo的相位差

13、Acp在0F80。范圉内变化时，UW的脉冲宽度m亦随之改变,即占至比亦 在改变.从匕盥器I的场入和揄出信号的波形（如图4所示）可知，其揄出信号的频至等于揄入信号频硝两倍，并且和两个 输入信号之间的中心频率保持90°相移。从图中还可知，fout不一定是对称波形.对相位比较器I ,它要求Ui、Uo的占空比 均为50% （即方波），这样才能使锁定范围为最大.如下图._II_Ltte和 RTirLTLm 4AutoiM由上图可看出，当14度和3脚之间的相位差发生变化时，2脚端出的脉究也跟着变化，2脚的PWM信号经过U4为核心的有 源低通滤波器后得到一个较为平滑的直流电平，将这个直流电平作为V

14、CO的控制电压,就能形成负反馈,将VCO的揄出信号 和14脚的输入信号锁定为相同频率,固定相位差©关于死区发生器，本电路中，以U2 CD4001四2输入靖和非门和外圉R8 , R8 , CIO , C11共同组成，利用了 RC充放电的延 迟时间,将实时信号和延迟后的信号做和运算，得到一个合适的死区。死区时间大小由R8 , R8 r CIO , C11共同决定。如图参 数，为1.6US左右。在实际设计安装的时候,C10或C11应使用68pF的姿片电容和5-45pF的可调电容并联.以方便调整商 组驱动波形的死区对称电下图清晰地展示了死区的效里。关于图腾揄出，从死区时间发生器揄出的电平信号

15、,仅有微弱的驱动能力，我们必须将其输出功率放大到一定程度才能有效地 推动后续的GDT （门极亚动变压器）部分，Q1-Q8构成了双极性射极跟随器，俗称图督柱，将较高的场入阻抗变换为极低的输 出阻抗，适合驱动功至负戴 R10.R11为上拉电阻，增强CD4001揄出的"r电平的强度c有人会向设计两级图牌是百多余. 我开始也这么认为，试验时单用一级T1P41 , T1P42为图腾揄出，测试后发现高电平平顶斜隆带载后比蛟严重,分析为此型号 晶体管的hFE过低引起，增加前级8050/8550推动后，平顶斜隆消失。GDT门极驱动电路：任川 ©上图为MOSFET的门板驱动电路，采用GDT驱

16、动的好处就是即画区动级出问题，也不可能出现共态导通激励电平。备适当的死区时间，这个电路死区大到L6uS.而且MOSFET开关迅速，没有IGBT的拖尾,很难炸管.而且MOS的米勒效 应小很多.电路处于ZVS状态，管子2KW下工作基本不发热，热击穿不复存在.从PLL板图膨拄埔出的两路倒指驱动信号，从GDT板的J1 ,）4接口城入，经过C1-C4隔直后送入脉冲隔离变压器T1-T4.R5 , R6的存在，降低了隔直电容和变压器初级的振茂Q值,起到咸少过冲和振铃的作用.从脉冲变压器输出的“5V的浮地 脉冲，通过R1-R4限流缓冲（延长对Cgs的充电时间,减缓开通斜室）后，齐纳二极管ZD1-ZD8对欹冲进

17、行双向钳位,最后 经由J2 33 , J5 , J6瞌子场出到四个MOS管的GS极.这里因为关断期间为-15V电压,即便有少虽的电平抖动也不会使 MOS管异常开通,造成共态导通。注意，J2 , J3用以驱动一个对角的MOS管，J5 , J6用于强动另一个对角的mos管。为了有效利用之前PLL板图凿揄出的功率以及减小驱动板高度，这里采用4只脉冲变压器分别对4支管子进行驱动.脉冲变压 器T1-T4均采用EE19磁芯，不开气股,初级次级均用0.33mm漆包线烧制30T ,为提高绕组间耐压起见，并未采用双线并绕。 而是先烧初级，用耐高温般带3层绝缘后再绕次级，采用宙绕方式，注意图中+，一号表示的同名端

18、. C1-C4均采用CBB无极 性电容.其余按电路参貌电源部分：上图为母线电源部分，市电电压经过自解调压器后从J2输入，经过B1全波整流后送入C1-C4迸行滤波。为了在MOS桥开关 期间，保持母线电压恒定（恒压源），故没有加入滤波电感© Cl , C2为M K P电容，主要作用为全桥钳位过程期间的逆向突波 吸收。整流滤波后的脉动直流从J1输出。全桥部分：上图为MOSFET桥电路,结构匕密简单，不再螯述。强谑一下，各个MOS管的GS极到GDT板之间的引线，尽可能一样长， 但应小于10cm。必须采用双纹线.MOS管的选取应逆循以下要求：开关时间小于100nS、耐压高于500V、内部自带阻

19、尼二 极管、电流大于20A、耗散功率大于150W。四.散热茎统槽路部分的阻抗变换变压器次级以及感应线圈部分，在功率端出时，流经的电流达到500A之巨，如里没有强有力的冷却措 施,将碰时间内过热烧毁.该系优宜采用水冷措施，利用锢管本身作为水流通路。泵采用痛膜泵，一是能白吸，二是压力高.电路采用的是国产普兰迪隔 膜泵，输出压力达到0.6MPa ,羟松在3mm内径的铜管中实现大流星水冷。五.组装按下图组装,注意GDT部分，揄出漩口的1脚接G , 2脚接S ,双线线长度小于10cm,六.调试该电路的调试比较简单，主要分以下几个步骡进行。1 . PLL板整体功自淞觎 电珞组装好后，先断开高压电源，将PL

20、L板JP1跳线的2,3脚定路，使VCO揄出固定频率的方波。然 后用示波器分别桧测四个MOS管的GS电压，看是否满足相位和幅度要求。对角的波形同相，同一臂的波形反相。喔度为±15V。 如里峥g无问题，进行下一步。如里波形相位异常,检测双绞线连接是否有民2 .死区时间对称性调整。用示波器监测同一的两个MOS的GS电压，调若PLL板C10或C11并联的可调电容,使两个MOS 的GS电压的高电平宽度基本一致即可。死区时间差异过大的话,容易造成在振范的前几个周期内，就造成磁芯的累计偏磁而发 生饱和炸管,隔直电容能:雌这一情况。3 . VCO中/彼室调整PLL环珞中，VCO的中心频率在谐根须至附近时，自家得最大的跟踪捕捉范圉，因此有必要进行一 调整。槽路部分S1切换到上方触点，PLL板JP1跳线的2,3脚短路,使VCO控制电压处于0.5VCC , W2置于中点