时序逻辑电路课后答案

1、第六章时序逻辑电路【题】 分析图时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方 程，画出电路的状态转换图，说明电路能否自启动。图 P6.3J1 =K1 =Q3【解】驱动方程：J2=K3=Q1J3 = QQ2K3 = Q输出方程：YQ3将驱动方程带入 JK触发器的特性方程后得到 状态方程为：-n+1Q1Q； 1Q3n+1Q3Q1Q1Q2Q3Q1Q3 e QiQ1Q2Q2Q1Q3Q2Q11111010°，00111图 A6.3电路能自启动。状态转换图如图写出电路的驱动方程、状态方程和输出方【题】分析图时序电路的逻辑功能,程，画出电路的状态转换图。A为输入逻辑变量。图 P6.5【

2、解】D1 AQ2驱动方程：D2 AQ1Q2A(Qi Q2)输出方程：Y AQ2Q1将驱动方程带入JK触发器的特性方程后得到状态方程为n+1Qin 1 AQ2Qf1 A(Q1 Q2)电路的状态转换图如图图 A6.5【题】分析图时序电路的逻辑功能，画出电路的状态转换图，检查电路能否自 启动，说明电路能否自启动。说明电路实现的功能。A为输入变量。图 P6.6“ j J1【解】驱动方程：1J2K11K2 AQ1输出方程：YAQ1Q2AQ1Q2将驱动方程带入JK触发器的特性方程后得到状态方程为：Q1n+1 Q1n+1Q211 A Q1 Q2电路状态转换图如图。A= 0时作二进制加法计数，A= 1时作二进

3、制减法计数。图 A6.6【题】 分析图时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方 程，画出电路的状态转换图，说明电路能否自启动。CLK图 P6.7Jo Ko 1【解】驱动方程Ji Qo?Q2Q3；KiQoJ2QoQ3；K2Q0Q1J3Q0Q1Q2； K3Qo输出方程：Y Q0Q1Q2Q3将驱动方程带入jk触发器的特性方程后得到状态方程为 *Qo Qo*Q1 Q0Q1 (Q2 Q3) Q0Q1Q2 Q0Q2Q3 (Qo Q1)Q2 *Q3 QoQQzQs QoQ3设初态QQQQ Q°=oooo,由状态方程可得:状态转换表状态转换图如图。电路能自启动Q3Q2QIQ0丫.图

4、A6.7【题】试画出用4片74LS194组成16位双向移位寄存器的逻辑图。74LS194的功能表见表。【解】见图出输行串移右4yTsltt/入输行串移左96A图出输据数行并出输行串移左DC4UTSI4/ SC 4yTsla/ d.D D DC 4a1sltt7 d Du入串营入输据数行并A3A2 A1 A0=1001,【题】在图电路中，若两个移位寄存器中的原是数据分别为B3B2 8180=0011 ,试问经过4个CLK信号作用以后两个寄存器中数据如何这个电路完成什么功能图 P6.10【解】经过4个时钟信号后，两个寄存器里的数据分别为 A3A2A1A0 = 1100,B3B2B1B0= 0000

5、。这是一个4位串行加法器电路。CL的初始值设为0。【题】在图计数器电路，说明这是多少进制的计数器。十进制计数器74160的功能表见表。1-IriD0EPET>CLKQ0Di D274160D3LDY进位输出CLK 计数输入1111& XRd图 P6.11CP【解】图电路为七进制计数器CP【题】在图计数器电路，画出电路的状态转换图， 说明这是多少进制的计数器。卜六进制计数器 74LS161的功能表所示CLK-计数输入Do Di D2EPET 74LS161>CLg Q QD3CLD>QY进位输出图 P6.12CP【解】电路的状态转换图如图。这是一个十进制计数器。CQ3Q

6、2Q1Q0:0000 _。111110111110111100000001001101000olio00111，01000图 A6.12【题】试用4位同步二进制计数器74LS161接成十二进制计数器，标出输入、输出端°可以附加必要的门电路。74LS161的功能表见表解】见图Y进位 输出图 A5.10题试分析图的计数器在 g1和 昨0时各为几进制。74160的功能表见表。DO D1 D2 D3EPET 74LS160计数输入>clkQ Q Q QLD=>Rd »进位 输出1图 A6.13>CLK【解】M= 1时为六进制计数器，M= 0时为八进制计数器。【题】

7、图电路时可变进制计数器。试分析当控制变量A为1和0时电路各为几进制计数器。74LS161的功能表见表。图 P6.15CP【解】A= 1时为十二进制计数器， A= 0时为十进制计数器。【题】设计一个可控进制的计数器，当输入控制变量昨0时工作在五进制，M=时工作在十五进制。请标出计数输入端和进位输出端。【解】见图。【题】分析图给出白CP数器电路，画出电路的状态转换图，说明这是几进制计 数器。74LS290的电路见图。【解】这是一个七进制计数器。电路的状态转换图如图所示。其中QsQzQQ。的0110、0111、1110、1111四个状态为过渡状态。Q3Q2QiQd Y001111111110-110

8、000. 00001j00 011010010 ：，图 A6.17【题】试分析图计数器电路的分频比（即Y与CLK的频率之比）°74LS161的功能表见表。CLK计数输入1RD0 Di D2 D3 cEPET 74LS161(1) Lt>clkQ0 Q Q2 QD0 D D2 D3EPET 74LS161(2)>clkQ0 Q Q QCLD Y" Y, I进位输出图 P6.18【解】第（1）级74LS161接成了七进制计数器，第（2）级74LS161接成了九进制计 数器，两级串接 7 9=63进制计数器。故 Y的频率与CLK的频率之比为1: 63。【题】图电路是由

9、两片同步十进制计数器74160组成的计数器，试分析这是多少进制的计数器，两片之间是几进制。74160的功能表见表。图 P6.19【解】第（1）片74160接成十进制计数器，第（2）片74160接成了三进制计数器。 第（1）片到第（2）片之间为十进制，两片串接组成三十进制计数器。【题】分析图给出的电路，说明这是多少进制的计数器，两片之间是多少进制。74LS161的功能表见表。1）片到【解】在出现LD =0信号以前，两片 74LS161均按十六进制计数。即第（第（2）片为十六进制。当第（1）片计为2,第（2）片方f为5时产生LD =0信号，总的进制为5 16+2+1=83故为八十三进制计数器。【题

10、】用同步十进制计数器芯片74160设计一个三百六十五进制的计数器。要求各位间为十进制关系。允许附加必要的门电路。74160的功能表见表。个位十位百位【解】见图Y进位输出图 A6.22【题】设计一个数字钟电路，要求能用七段数码管显示从0时0分0秒到23时59分59秒之间的任一时刻。【解】电路接法可如图所示。计数器由六片 74160组成。第（1）、（2）两片接成六十 进制的“秒计数器”，第（1）片为十进制，第（2）片为六进制。第（3）、（4）片为 接成六十进制的“分计数器”，接法与“秒计数器”相同。第（5）、第（6）片用整体复位法接成二十四进制计数器，作为“时计数器” 。显示译码器由六片 7448

11、组成，每片7448用于驱动一只共阴极的数码管BS201A【题】图所示电路是用二一一十进制优先编码器74LS147和同步十进制计数器 74160组成的可控分频器，试说明当输入控制信号A、B、C D、E、F、G H I分别为低电平时由丫端输出的脉冲频率各为多少。已知CP端输入脉冲的频率为 10KHz 74LS147的功能表如表所示，74160的功能表见表。CLKC D,E -FG.HI I 1I2I3I4I 5_ I 67I 8 I 9Y0Y1Y2气1- 1O->J-CP ET EPDQD j QD2QDQRD LD C9；二C= 1图 P6.24【解】由图可见，计数器 74160工作在可预

12、置数状态，每当计数器的进位输出时（即Q3Q2Q1Q0 = 1001时），在下一个CP上升沿到达时置入编码器74LS147的输出状态 丫3丫2 Y1 Y0.再从图给出的 74160的状态转换图可知,当A= 0时74LS147的输出为Y3Y2YY0 =1110, 74160的数据输入端 D3D2 D1 D0=0001,则状态转换顺序将如图中所示，即成为九进制计数器。输出脉冲Y的频率为CLK频率的1/9。依次类推便可得到下表：接入电平的输入端ABCDEFGHIfy / fCP1/91/81/71/61/51/41/31/20fy(kHZ)250【题】试用同步十进制可逆计数器 74LS190和二一一十

13、进制优先编码器 74LS147 设计一个工作在减法计数器状态的可控分频器。要求在控制信号A、B、C、D E、F、G H分别为 1 试分频比对应为 1/2、1/3、1/4、1/5、1/6、1/7、1/8、1/9。74LS190 的逻辑图见图。它的功能表如表。可以附加必要的门电路。【解】可用CP0作为LD信号。因为在 CP上升沿使Q3Q2Q1Q0 = 0000以后，在这个CP的低电平期间CP0将给出一个负脉冲。但由于74LS190的LD =0信号是异步置数信号，所以 0000状态在计数过程中 是作为暂态出现的。如果为提高置数的可靠性，并产生足够宽度的进位输出脉冲，可以增设由G1、62组成的触发器，

14、由 Q端给出与CLK脉冲的低电平等宽的 LD =0信号，并可由Q端给出进位输出脉冲。由图（a）中74LS190减法计数时的状态转换图可知，若LD = 0时置入Q3Q2Q1Q0=0100,则得到四进制减法计数器，输出进位信号与 CP频率之比为1/4。又由74LS147的功能表（表）可知，为使74LS147的输出反相后为 0100, 14需接入低电平信号，故I4应接输入信号C。依次类推即可得到下表:分频比(fy/fcp)1/21/31/41/51/61/71/81/9低电平信号 输入端I2(A)1(B)I4(C)i5(D)*E)GF)MG)%(H)于是得到如图（b）的电路图。C3Q2Q1C07A1

15、sltt7 r9r8r7 hl5 ur3|2|1U/DCRC/BCPD2Do(b)GQQQQoGCLKLDY进位 输出图 A6.25【题】图时一个移位寄存器型计数器，试画出它的状态转换图，说明这是几进 制计数器，能否自启动。CLK输入图 P6.26图 A6.26地接至74LS154的Aq、3【解】Qin+1DiQ2Q3Q2Q3Q2Q3Q1D2QiQD3Q2YQ2Q3状态转换图如图，电路能自启动。这是一个五进制计数器。【题】试利用同步十六进制计数器 74LS161和4线一16线译码器74LS154设计 节拍脉冲发生器，要求从 12个输出端顺序、循环地输出等宽的负脉冲。74LS154的逻辑框图及说

16、明见【题】。74LS161地功能表见表。【解】用置数法将 74LS161接成十二进制计数器，并把它地Q3,Q2,Qi,Qo对应A2、A1、A0,在74LS154地输出Y0Y11端就得到了 12个等宽地顺序脉冲PoP11。电路接法见图。YoCLKD2DiDoSAET>CLKC IG>QA3D3Y6Q2OY8ARdLDAY5Y11SBY13Y14 丫15Y1Y3IEPY2Y4Y10Yi2Po-P1P2P3P4 P一 P5P67P8P9P10P11输 出 脉 冲图 A6.28【题】设计一个序列信号发生器电路，使之在一系列CLK信号作用下能周期性地输出“ 00”的序列信号。【解】可以用十进

17、制计数器和8选1数据选择器组成这个序列信号发生器电路。若将十进制计数器 74160的输出状态 Q3,Q2,Q1,Qo作为8选1数据选择器的输入，则可得到数据选择器的输出Z与输入Q3, Q2,Q1,Qo之间关系的真值表。题的真值表Q3Q2Q1Q0Z00000000100010100110010010101101100011111000110011D0 D D2 D3 LDEPET 74160 RDCLK>cpkQ) Q Q Q c.D0 D1 D2 D3 D4 D5 D6 D7A2Ai74LS251 S -AoY Y图 6.29若取用8选1数据选择器74LS251 （见图），则它的输出逻辑

18、式可写为Y Do（A2AA） Dl（4AAo） D2（A2AA0） D3（A2A1A0）D4（AAA） D5（AAA0） D6（a2a1a0） D7（A2AA0）由真值表写出Z的逻辑式，并化成与上式对应的形式则得到Z Q3（Q2Q1Qo） Q3（Q2Q1Qo） 63*160） 0?包自）6382610） 63（626160） 0?（Q2QQ0） Q392Q1Q0）令A262,A 61,A060,D0 D163,D2 D4656763Q3 D60,则数据选择器的输出 Y即所求之Z。所得到的电路如图所示。【题】设计一个灯光控制逻辑电路。要求红、绿、黄三种颜色的灯在时钟信号 作用下按表规定的顺序转换

19、状态。表中的1表示“亮”，0表示“灭”，要求电路能自启动，并尽可能采用钟规模集成电路芯片。【解】因为输出为八个状态循环，所有用 74LS161的低三位作为八进制计数器。若以R Y、G分别表示红、黄、绿三个输出，则可得计数器输出状态62 61 Q0与R、Y、G关系的真值表:表表的真值表CP顺序红黄绿626160RYG000011000000002010001100300101001041110110015001100111601010100171001100108000111100选两片双4选1数据选择器74LS153作通用函数发生器使用，产生R Y、GY G的逻辑式，并化成与数据选择器的输出逻

20、辑式相对应的由真值表写出 R、 形式Q2（QiQo）Q2（QiQo）Q2（QiQo）Q2（QiQ0）0?（QiQ0）Q2（QiQo）0?（QiQo） i?（qQo） 0?（QiQo）Q2（QQo）Q2（QiQo）Q2（QlQ0）电路图如图RY图GA6.30【题】用JK触发器和门电路设计一个 所示。4位循环码计数器，它的状态转换表如表表计数顺序电路状态进位车出CQ3Q2Q1Qo0000001000102001103001004011005011106010107010008110009110101011110111110012101001310110141001015100011600000【解

21、】按照表中给出的计数顺序，得到图（a）所示的Q3n+1,Q厂、；+14+1的卡诺图。从卡诺图写出状态方程，经化简后得到 * Q3 Q3Q1 Q3Q0 Q2Q1Q0Q3Q1 Q3Q0 QzOdoQ Q3)(QzQQoM (Q2QiQo)Q3 *Q2 Q2Q1 Q2Q0 Q3Q1Q0q2a q2q0 Q3qQ0(q2 q2)(Q3QiQo)Q2 (Q3QiQo)Q2Q* Q1Q0 Q3Q2Q0 Q3Q2Q0Q1Q0 (Q3Q2Q0 QQ2Qo)(Qi Qi)(Q2 Q3?Qo)Q Qo?(Q3 Q2)?(一* 二二二 二一 二 一二一 Qo Q3Q2Q1 Q3Q2Q1 Q3Q2Q1 Q3Q2Q1Q

22、3 Q2 QiQ3 Q2 Qi (Qo Qo)Q3Q2Qi QoQ3Q2QiQoJC100111(b)图 A6.32【题】用D触发器和门电路设计一个十一进制计数器，并检查设计的电路能否自启从以上各式得到JoQ3Q2Q1Q0得到的逻辑图如图（b）所示。10CLK动。【解】若取计数器的状态循环如表所示，则即可得到如图（ 由卡诺图得到四个触发器的状态方程分别为a）所示的次态卡诺图。J3J2J1Q3Q2Q1；Ko进位输出信号为C*Q1Q0(Q3 Q2 Q1 Qo )Q3Q200011100Q2Q1Q0； K3Q2QQ0Q3Q1Q0； K2Q3Q1Q0(Q3 Q2)?Q0Q1J>Cl1K1J >Cl1K1JCl 1K1Jf Cl1K0001001100100110110001000101011111011