深硅刻蚀工艺原理

1、硅蚀刻工艺在MEMS中的应用文章来源：本站原创点击数：97录入时间：2006-4-7富收港此页-减小字体斗增大字体Dave?Thomas?/?Trikon?Technologies, Newport , Wales, United?Kingdom本文介绍了在现代微机电系统( MEMS; Micro?Electro-Mechanical?System )制造过程中必不可少的硅 蚀刻流程，讨论了蚀刻设备对于满足四种基本蚀刻流程的要求并做了比较，包括块体(bulk)、精度(precision)、绝缘体上硅芯片(SOI; Silicon?On?Insulator)及高深宽比的蚀刻(high?aspec

2、t?ratio?etching)等。 并希望这些基本模块能衍生出可提供具备更高蚀刻率、更好的均匀度、更平滑的蚀刻侧壁及更高的高深宽 比的蚀刻能力等蚀刻设备，以满足微机电系统的未来发展需求。微机电系统是在芯片上集成运动件，如悬臂( cantilever)、薄膜(membrane)、传感器(sensor)、反射 镜(mirror)、齿轮(gear)、马达(motor)、共振器(resonator)、阀门(valve)和泵(pump)等。这 些组件都是用微加工技术(micromachining )制造的。由于硅材料的机械性及电性众所周知，以及它在主流 IC制造上的广泛应用，使其成为微加工技术的首要选

3、择材料。在制造各式各样的坑、洞、齿状等几何形状 的方法中，湿式蚀刻具有快速及低成本的优势。然而，它所具有对硅材料各方向均以相同蚀刻速率进行的 等向性(isotropic)蚀刻特性、或者是与硅材料的晶体结构存在的差异性、产生不同蚀刻速率的非等向性(anisotropic)等蚀刻特性，会限制我们在工艺中对应用制造的特定要求，例如喷墨打印机的细微喷嘴制造(非等向性蚀刻特性总会造成 V形沟槽，或具锥状(tapered?walls )的坑洞，使关键尺寸不易控制？)。而干式蚀刻正可克服这个应用限制，按照标准光刻线法( photolithographic )的光罩所定义的几何图案，此类干式 蚀刻工艺可获取具

4、有垂直侧壁的几何图案。举例来说，通常要蚀刻定义出较大尺寸的组件，如电容式加速 微传感器(capacitive?accelerometers )。通常我们会优先考虑湿式蚀刻方式，但对于需要更精确尺寸控制、 或是整体尺寸需微缩的组件的制造，则会考虑选择采用干式蚀刻来达到工艺要求。硅蚀刻广泛应用的硅蚀刻方法，是起源于德国Robert?Bosch公司开发的非等向性硅蚀刻工艺方法，被称为 Bosch气体交替技术(Bosch?gas-switching?technique) 1。利用具有非等向性蚀刻反应的等离子源，与通过反应 形成高分子蔽覆层(polymeric?passivation?layer)的另一

5、种等离子源，两者反复交替进行的方法，以达到硅 蚀刻的工艺要求。常用的在硅蚀刻生产过程中的气体选择，多是采用 SF6(六氟化硫)，因其可在能量只 有20eV的条件下即可分解出 6个氟原子，而这些氟原子会继续与Si反应形成挥发性SiF4(四氟化硅)。理论上，已定义几何图案的 6寸硅晶圆占据了大约15%的裸片面积，设定等离子反应室内压力 >30mtorr、SF6流量>400sccm、及千瓦等级的射频（RF）能量等操作条件下，蚀刻率可达 20微米/分。为达成高速率的高分子沉积反应， 在等离子反应产生的气体内 F 元素与 C 元素的比例需小于或等于2:1（即F:C<2）1。因此CHF3

6、（三氟甲烷）与 C3F8（全氟丙烷）不适用，而以 C4F8 （八氟环丁烷）较适当（C4F8也是常用在等离子蚀刻氧化反应的添加气体）。由于此高分子沉积反应，提供一种可调整侧壁蔽覆层（sidewall?passivation?layer ）的生成，同时可提高对罩幕材料（如光阻或二氧化硅等）的选择比的方法。当C4F8及SF6气体混合时，气体交替分层是必不可少的，在室温条件下，容易产生一种圆齿状但又非等向性蚀刻的侧壁轮廓效果。在整个反应结束后，只要加入 O2 等离子，即可轻易去除沉积的高分子蔽覆膜。对于电容式射频耦合技术，此应用于在高压气体操作的传统反应式离子蚀刻（RIE； reactive?ion?

7、etching ），在没有非常高的偏压下，是无法提供足够的射频功率以分解气体分子。相反，在高压气体条件下，当气体扩散较慢导致在局部范围内发生能量耦合（ power?coupling ）现象，感应耦合等离子（ICP； inductively?coupled?plasma）则会呈现不均匀的状况，这意味着大部分的气体还没被离解。因此在硅蚀刻生产应用上的解决方法是，采用一股逆流而上的气体、流量入口较小且搭配高射频功率的结构，另在下游晶圆反应槽区改用低射频偏压功率的设计。永久磁铁可用来降低从反应槽壁流失的电子损失，如此可强化气体入口端的气体分解及电磁反应，以得到较佳的射频耦合效果，形成应有的等离子量以补

8、偿不均匀的蚀刻率。Trikon 's?DS3艺模块，即是依据此原理设计的。蚀刻工艺图 1 所示为应用在 6 寸空白晶圆（未定义任何图案）的各种干蚀刻工艺参数对硅蚀刻率的比较图表。经过多片 6 寸晶圆在相同的测试条件下， 结果表明蚀刻率是一致的，误差在1%之内。这些试验数据说明了能源功率（source?power）与SF6流量对蚀刻率的影响；如在 2.5kW及SF6流量为900sccm的条件下，蚀刻率约为 5 微米 / 分。 另外也表明了反应槽气体压力与偏压功率对蚀刻率的影响不大 （至少在无高分子沉积步骤是如此） 。 以上观察正好符合氟原子与硅晶圆表面的进行化学反应这个说法。 而在相同的

9、实验测量条件下，通过对空白晶圆（未定义任何几何图案）上高分子沉积情形的观察，发现在高压气体和高流量C4F8的条件下，比较容易发生高分子沉积。为满足微机电系统组件应用更广泛，现在已有多种不同的工艺正在发展，按不同的需求，参照常用的蚀刻流程种类，予以简化分类，可得到表1 中所归纳出的四种蚀刻工艺，具体说明如下。图 1 6 寸空白晶圆上的硅蚀刻率矩阵图表 1?四种蚀刻工艺的不同需求块体蚀刻一些微机电组件制造过程中需要蚀刻挖除较大量的 Si 基材，如压力传感器即为一例，即通过蚀刻晶背形成深的孔洞，但未蚀穿正面，在正面形成一层薄膜。还有其他组件需蚀穿晶圆，不是完全蚀透晶背而是直到停在晶背的镀层上。基于B

10、osch 工艺的一项特点，当要维持一个近乎于垂直且平滑的侧壁轮廓时，是很难获得高蚀刻率的。因此通常为达到很高的蚀刻率，一般避免不了伴随产生具有轻微倾斜角度的侧壁轮廓。不过当采用这类块体蚀刻时，工艺中很少需要垂直的侧壁。精确蚀刻精确蚀刻工艺是专门为体积较小、垂直度和侧壁轮廓平滑性上升为关键因素的组件而设计的。就微机电组件而言，需要该方法的组件包括微光机电系统( MOEMS： Micro-Opto-Electro-Mechanical-Systems ，应用于高反射率镜片)及浮雕印模(embossing?die )等。一般说来，此类特性要求，蚀刻率的均匀度控制是远比蚀刻率重要得多。由于蚀刻剂在蚀刻

11、反应区附近消耗率高，引发蚀刻剂密度相对降低，而在晶圆边缘蚀刻率会相应地增加，整片晶圆上的均匀度问题应运而生。上述问题可凭借对等离子或离子轰击( ion?bombardment)的分布图予以校正，从而达到均匀蚀刻的目的。例如 Trikon' s?D5s遨场通过改善反应槽的几何结构设计，把磁场量强度予以分布控制，使离子轰击集中到晶圆中心。在 8 寸晶圆上的应用表现，通常约有±1.0-2.5%的蚀刻率不均匀度。侧壁粗糙度是来源于扇型侧壁的长度与深度的变化，此现象是因蚀刻反应与高分子蔽覆层的沉积反应的相对反应时间长短所造成的。例子表明蚀刻率与扇型侧壁深度(通常量取从罩幕算起第 3 个

12、凹处的深度)具有很强的关联性，数据资料是以1.7微米及200微米线宽为试验对象。常用于描述 Bosch工艺的特征值，即深宽比(ARDE； Aspect?ratio-dependent?etching )值，可说明蚀刻率与线宽尺寸间的变化相关性。一条100 微米线宽在蚀刻率5.5 微米 / 分的条件下，可得到小于 30 微米的扇型侧壁深度。绝缘层上的硅晶蚀刻最先进的微机电组件包含精细的可移动性零组件， 例如应用于加速计、 陀螺仪、 偏斜透镜( tilting?mirrors ) 、共振器( resonators )、阀门、泵、及涡轮叶片等组件的悬臂。这些许多的零组件，最初是以深硅蚀刻方法在晶圆的

13、正面制造， 接着藉由横方向的等向性底部蚀刻 ( lateral?isotropic?undercutting?etch ) 的方法从基材脱离，此方法正是典型的表面细微加工技术。而此技术有一项特点是以掩埋的一层材料作为针对非等向性蚀刻的蚀刻终止层，达成以等向性蚀刻实现组件与基材间脱离的结构(如悬臂)。由于二氧化硅在硅蚀刻工艺中，具有高蚀刻选择比且在各种尺寸的绝缘层上硅晶材料可轻易生成的特性，通常被采用作为掩埋的蚀刻终止层材料。在深硅蚀刻进行的初期，并非总是直接地达到掩埋的蚀刻终止层，因为在蚀刻终点(endpoint )时氧化层充电时产生正离子一一?在不同线宽几何图案下进行蚀刻时，此现象更为严重，

14、因为依据 ARDE (深宽比影响蚀刻)特征值的定义，当较窄的线宽蚀刻形成时，较宽线宽的蚀刻必定会造成过度蚀刻( over-etch )。同时，荷电作用引起侧壁蚀刻横过接口；此机械装置会造成凹槽( notching )，然而后续发生的侧壁沉积更是问题所在。对此的解决方法，即是在整个蚀刻过程或当达到蚀刻终止氧化层时，外加射频偏压脉冲。利用设定适当的时间参数，使电子在电源关闭期间自绝缘表面排除。在绝缘层上硅晶实施蚀刻工艺，可形成1.9 微米线宽的垂直侧壁，蚀刻率是3.7微米 /分，以及凹槽深度是小于100nm ，而整片晶圆上的蚀刻率均匀度约是± 1.5%。依据ARDE的特征值定义，根据在线

15、宽>20Rm时的操作经验，基本上有90%会发生过度蚀刻现象；尽管如此， 对于线宽在 0.820 微米的范围内、 凹槽深度大致维持在100nm 这种情况， 是不受不同线宽的影响。 由此可知在绝缘层硅晶的蚀刻应用上，偏压脉冲可提供较高自由度的操作工艺。高深宽比硅蚀刻工艺通常需要处理高深宽比的问题， 如应用在回转仪( gyroscopes) 及硬盘机的读取头等微机电组件即为此例。另外，此高深宽比的特性也是发展下一代晶圆级的高密度构造连接上的解决方案。考虑到有关高深宽比的主要问题，是等离子进出蚀刻反应区的状况：包括蚀刻剂进入蚀刻接口的困难程度(可借助离子击穿高分子蔽覆层实现)，以及反应副产品受制

16、于孔洞中无法脱离。在一般的等离子压力条件下，离子的准直性( Ion?collimation )运动本身就会将高深宽比限制在约 50:1 。另外，随着具线宽深度特征离子的大量转移，这些细微变化可能会改变蚀刻过程中的轮廓。一般说来，随着蚀刻深度加深，蚀刻剂成分会减少，导致过多的高分子聚合反应，和蚀刻出渐窄的线宽。针对上述问题，设备制造商已发展出随着蚀刻深度加深，在工艺条件下逐渐加强的硬件及工艺，这样即可补偿蚀刻剂在大量离子迁徙的变化所造成的影响。这里有一个针对 8 寸晶圆级所设计的专门的工艺例子。 它的主要特征是蚀刻率 3.5 微米 / 分、 线宽 2.5 微米、深宽比约 21:1 、蚀刻率的均匀

17、度为± 1.5%。其中大于89° 的侧壁轮廓及约30nm 的扇型侧壁深度可容许后续的电介质材料布植。图2 说明具线宽1.7 勺6:1的高深宽比)及线宽 200”(约1:1的高深宽比)特征，所显现出蚀刻率与扇型侧壁深度的根本相关性。结论许多的应用在汽车及信息科技/ 娱乐部分的微机电制造商，在未来几年，将会推动极具生产价值的硅蚀刻工艺的开发需求。硅蚀刻工艺是制造微机电组件过程中的一个关键的模块。上述四种工艺模块，说明了干式蚀刻对各式微机 电组件工艺的多样性的需求，或许将来更是名目繁多。轮廓控制是微机电组件过程中普遍考虑的因素。随着蚀刻深度的增加，高速率蚀刻趋向于再加剧蚀刻效果（过多的蚀刻与沉积物间的关系）；高深宽比的线宽特征将随着蚀刻深度的加深，线