天大[数字电子技术基础]

1、数字电子技术基础复习题单选题：1.数字系统和模拟系统之间的接口常采用（ C ）(a)计数器(b)多谐振荡器(c)数/模和模/数转换器2.逐次逼近型A/D转换器转换开始时，首先应将（ A ）(a)移位寄存器最高位置1(b)移位寄存器的最低位置1(c)移位寄存器的所有位均置13.某模/数转换器的输入为 0 5V 模拟电压，输出为8 位二进制数字信号（D7 D0）。则该模/数转换器能分辨的最小模拟电压为（ B ）。(a) 0.01 V (b) 0.0196 V (c) 0.0392 V 4.表1所示3个时序电路的状态表中，（ A ）是减一计数器的状态表。5.某数/模转换器的输入为8位二进制数字信号（

2、D7 D0)，输出为025.5V的模拟 电压。若数字信号的最低位是“1”其余各位是“0”， 则输出的模拟电压为( A )。(a) 0.1V(b) 0.01V(c) 0.001V6.和函数式相等的表达式为（ B ）（a） （b） （c）7.如图所示的逻辑门中，能使F = A 的逻辑门是图（ B ）=1AAF=1A0F=1A1F （a） (b) (c)8. 与二进制数00100011相应的十进制数是( C )。(a) 35(b) 19 (c) 239.如图所示的逻辑图与逻辑式（ C ）对应。 (a) (b) (c) 10.在触发器的真值表中，Qn+1是指输出端Q（ B ）的状态。(a)当前 (b)

3、时钟脉冲过后 (c)时钟脉冲期间11.逻辑式可变换为( C )。(a) (b) (c) 12.图示电路中，触发器的初态Q1Q0 = 01，则在第一个CP脉冲作用后，输出Q1Q0为（ C ）（a）00 （b）01 （c）10CPQ11C1Q1K1J1Q0C0Q0K0J0Q0Q1113.由集成定时器555构成的单稳态触发器，加大定时电容C，则（ B ）（a）增大输出脉冲的幅度 （b）增大输出脉冲的宽度 （c）对输出脉冲无影响14.八位DAC电路的输入数字量为00000001时，输出电压为0.03V，则输入数字量为11001000时的输出电压为（ C ）（a）2.16V （b）3V （c）6V 答案

4、：1.c 2.a 3.b 4.a 5.a6.b 7.b 8.c 9.c 10.b11.c 12.c 13.b 14.c 某逻辑符号如图1所示，其输入波形如图2所示，(1)画出输出F的波形；(2) 列出其状态表并写出逻辑式 。 答案:逻辑式: 波形图： º已知逻辑图及输入A的波形，试对应画出F1，F2，F3 的波形。答案：逻辑电路如图所示，写出逻辑式并化简。答案： 或已知全加器的状态表如下，分析说明能否用全加器构成一个3位表决器（少数服从多数），其功能是当输入量的多数为“1” 时，输出为“1”，否则为“0”。对照下表说明，哪几个变量是输入（三位的表决意见），哪个变量是输出（表决结果）？AB0000000110010100110110010101011100111111答案：可以用全加器实现3 位表决器。 因为3 位表决器要求三个输入中，输入两个“1” 以上输出为“1”。故输入为“A，B，” 输出由“” 引出即可。逻辑电路图及A，B，K 和C脉冲的波形如图所示，试对应画出J和Q的波形（设Q的初始状态为“0”）。答案：逻辑电路如图所示（1）写出逻辑式并化简；（2）用“与”门、“或”门及“非”门实 现原逻辑功能，写出其逻辑式，画出逻辑图。答案：（1）逻辑式并化简为与或非逻辑关系式