计算机组成原理

1、计算机组成原理主干课程考试考前辅导一、题型和分值 选择题 5*3=15填空题 5*3=15计算题 3*10=30 问答题 3*9=27 综合分析题 1*13=13 二、考点和典型例题（蓝色为小题考点，绿色为大题考点）第1讲：计算机系统概论 计算机的分类 计算机的性能指标 计算机的硬件 p6-11冯诺依曼型计算机主要由哪几个功能部件组成？简述它们的主要功能。答：冯诺依曼型计算机的硬件主要有：1）运算器，主要功能是进行加、减、乘、除等算术运算，除此之外，还可以进行逻辑运算，因此通常称为ALU（算术逻辑运算部件）；2）存储器，其功能是存储程序和数据信息；3）控制器，向计算机各部件发出控制信息的部件，

2、其功能：控制指令的读出、解释和执行、中断事件的处理等；4）输入/输出(I/O)设备，其功能是输入程序和有关的数据，输出计算机的有关信息及运算结果等；5）适配器： 其作用相当于一个转换器，它可以保证外围设备用计算机系统特性所要求的形式发送或接收信息。 计算机系统的层次结构 p13-14计算机系统是一个由硬件、软件组成的多级层次结构，由下至上各层级分别是：微程序设计级、一般机器级、操作系统级、汇编语言级、高级语言级。 软件与硬件的逻辑等价性 p14随着大规模集成电路技术的发展和软件硬化的趋势，计算机系统的软、硬件界限已经变得模糊了。任何操作可以由软件来实现，也可以由硬件来实现；任何指令的执行可以由

3、硬件完成，也可以由软件来完成。这就叫“软件与硬件的逻辑等价性”。例如原来通过编制程序实现的整数乘除法指令，现在改为直接由硬件完成。第2讲：数据与文字的表示方法 数据格式 p16-19 (不要求IEEE754标准的浮点数格式) 数的机器码表示 p19-22 不同机器码之间的转换 用8位（含符号位）机器码表示整数，能表示的最大正整数和最小负整数分别 原、反 -127+127 ；补 、移 -128+127 浮点数规格化 p17 若浮点数据格式中阶码的基数已确定，且尾数采用规格化表示法，则浮点数表示数的范围取决于浮点数阶码的位数，而精度则取决于尾数的位数。 右规和左规：太大右规，太小左规 补 01.0

4、111011 >右规：00.1011101（1） ；10.1111011 >右规：11.0111101（1）补 00.0111011 >左规：00.1110110 ；11.1111011 >左规：11.0110000 校验码 第3讲：定点加、减、乘、除法运算 补码加法 p26-27 补码减法 p27-28 溢出概念与检测方法 p28-30课本 p 29-30例17、例18 *基本的二进制加法/减法器 *阵列乘法器 *并行除法器 第4讲：定点运算器的组成 逻辑运算 p44-46课本例24、例25、例26、例27 *多功能算术/逻辑运算单元 内部总线 定点运算器的基本结构第

5、5讲：浮点运算与浮点运算流水线 浮点加法、减法运算 p52-55第五版的课本 例28不要看（过程有问题）【例子】已知二进制数X=2010×0.101011 ，Y=2011×(0.110101)，设阶为6位（包括2位阶符），用补码表示，尾数为8位（包括2位数符），用补码表示，按浮点运算方法，求X+Y的值，舍入采用就近舍入法。解： x和y的浮点机器数（阶和尾数均用补码表示） x浮111110，00.101011 y浮111101，11.001011 0操作数检查两数都非0。 求阶差 E补Ex补+ -Ey补 111110000011000001 可见 E1，将My右移1位，y浮1

6、11110，11.100101(1) 尾数相加。 Mx补 00.101011 + My补 11.100101(1) 00.010000(1) 规格化处理 Mx+My补应左规1位，阶码减1。 即 xy补111101，00.100001 舍入处理不需要做处理 溢出检查 两位阶符为11，所以无溢出。x+y=2011×0.100001 *浮点乘法、除法运算 浮点运算流水线第6讲：存储器概述与SRAM存储器 存储器分类 存储器分级p65多级存储器体系结构及各级存储器承担的职能。 主存储器的技术指标 SRAM存储器 第7讲：DRAM存储器 *DRAM存储位元的记忆原理 DRAM芯片的逻辑结构 主

7、存读/写周期、刷新周期 p71-72DRAM存储器刷新操作的两种方式。 答：刷新操作有两种刷新方式：（1）集中式刷新：DRAM利用一段固定时间，依次对存储器所有行逐行刷新一遍，在此期间停止对存储器的访问。 （2）分散式刷新：每一行的刷新插入到正常的读/写周期之中，即每隔一段时间刷新一行，刷新时同样不准访问存储器。作业题存储器的刷新操作有集中式刷新和分散式刷新两种方式，后者把每一行的刷新插入到正常的读/写周期之中，如下图所示，现有一256K×8位的DRAM芯片，其存储体结构中，每行256×8个存储元，如单元刷新间隔不超过8ms，其平均行刷新时间t=  &#

8、160;       us。（取最接近计算值的0.5us的整数倍）1024行，8000us/1024=7.8us 取7.5us 存储器容量的扩充 p72-74【例子】有一个512K×16位的存储器，由128K×8位DRAM芯片构成。DRAM芯片有和信号控制端。CPU的控制信号为R/(读/写)。问1） 该存储器能存储多少个字节的信息？2） 总共需要多少DRAM芯片？需要多少位地址作芯片选择？解： 1）该存储器能存储的信息为：219x 16 b/ 8= 1MB 。2）（512K / 128K）×（16 / 8

9、）= 8（片）； 采用字位同时扩展，512K / 128K =4，故需要2位地址作为芯片选择。 *高级的DRAM结构第8讲：并行存储器 *双端口存储器 多模块交叉存储器 第9讲：cache存储器 cache基本原理 p91-92 课本p92例6 有Cache时的CPU访存平均周期tA：tA=h×tc +(1-h)×tm 访问效率：解题思路：h-> tA->e【例子】CPU执行某段程序，其中在cache中完成存取的次数为6600次，在主存中完成存取的次数为400，已知cache和主存的存取周期分别为60ns、300ns，求cache的命中率(保留4位小数)和平均访

10、问时间(保留2位小数)。解:1）cache的命中率h =Nc/(Nc+Nm)= 6600 /（6600+400）=0.9429 2）平均访问时间 ta =h*tc+(1-h)*tm=60*0.9429+300*0.0571= 73.70ns上题的访问效率为：60/73.70=81.4% 主存与cache的地址映射 替换策略 *cache的写操作策略 *Pentium 4的cache组织 第10讲：指令系统与指令格式 *指令系统的发展 低级语言与硬件结构的关系 指令格式第11讲：指令与数据的寻址方式 指令的寻址方式 操作数基本寻址方式 p124-127 课本p129例4 （这个题中R3为普通寄存

11、器） P137课后题 第6题各种方式的操作数地址及操作数所在位置直接寻址 E=D 操作数的地址在指令中 操作数在内存中 间接寻址 E=（D） 操作数的地址在内存中 操作数在内存中寄存器寻址E=R3 操作数的地址在指令中 操作数在寄存器中寄存器间接寻址E=(R3) 操作数的地址在寄存器中 操作数在内存中基址寻址 操作数是由基址寄存器内容+指令中的D 操作数在内存中 变址寻址 操作数是由变址寄存器内容+指令中的D 操作数在内存中 课后题一种单地址指令格式如下所示，其中I为间接特征，X为寻址模式，D为形式地址。I，X，D组成该指令的操作数有效地址E。设R为变址寄存器，R1为基址寄存器，PC为程序计数

12、器，请写出下表中各种寻址方式名称。OPIXD寻址方式名称IX有效地址E 000110000110110011E= DE=（PC）+ DE=（R）+ DE=（R1）+ DE=（D）E=(（R1）+ D) 解： 直接寻址； 相对寻址； 变址寻址； 基址寻址； 间接寻址； 基址间址寻址 *精简指令系统 第12讲：CPU的功能和组成 CPU的功能 CPU的基本组成 CPU中的主要寄存器 操作控制器和时序产生器第13讲：指令周期 指令周期的基本概念 典型指令周期例子 用方框图语言表示指令周期 双总线结构机器的数据通路例子 第14讲：微程序控制器及硬连线控制器 *时序发生器 微命令和微操作 微指令和微程序

13、 微程序控制器原理框图 微程序举例 CPU周期和微指令周期的关系 机器指令与微指令的关系 *微程序设计技术 *硬连线控制器 第15讲：流水CPU 并行处理技术 *流水计算机的系统组成 流水线CPU时空图 流水线中的主要问题p170-172P172例题4【P184课后题16】流水线中有三类可能存在的数据相关冲突：写后读（RAW）相关；读后写（WAR）相关；写后写（WAW）相关。判断下列三组指令中各存在哪种类型的数据相关。1） I1 LDA R1，A ； M（A） R1，M(A)是存储器单元I2 ADD R2，R1；（R2）+（R1） R22） I3 ADD R3，R4；（R3）+（R4） R3I

14、4 MUL R4，R5；（R4）×（R5） R43） I5 LDA R6，B； M（B） R6，M（B）是存储器单元I6 MUL R6，R7；（R6）×（R7） R6解:第（1）I1指令运算结果应先写入R1，然后在I2指令中读出R1内容。发生写后读（RAW）相关。第（2）I3指令和I4指令存在读后写（WAR）相关。第（3）组指令中，I5指令和I6指令存在写后读（RAW）和写后写（WAW）相关。第16讲：总线概述 总线的基本概念 p185总线是构成计算机系统的互联机构，是多个系统功能部件之间进行数据传送的公共通路。 总线的连接方式 总线的内部结构 *总线结构实例 总线接口 第

15、17讲：总线仲裁 集中式仲裁 p194-195三种集中式总线仲裁方式及各自有特点：  (1)链式查询方式。离中央仲裁器最近的设备具有最高优先权，离总线控制器越远，优先权越低。优点是所需传输线少，便于更改和扩充；缺点是对询问链的电路故障很敏感，优先级固定。(2)计数器定时查询方式。计数器的初值也可用程序来设置，这可以方便地改变优先次序，但这种灵活性是以增加线数为代价的。优先次序可灵活变动。(3)独立请求方式。响应速度快，对优先次序的控制灵活。当然，这种灵活性同样是以增加更多的线数为代价的。 *分布式仲裁 第18讲：总线定时 同步定时 p197 异步定时 p197-198 什么是同步定时

16、，异步定时？比较它们的优缺点。答： （1）同步定时，总线上所有部件都在公共时钟线上的同步信号协调下工作。其特点是有公共时钟。异步定时，总线上的设备（部件）有各自的时钟，它们之间通常采用“应答”方式进行通信。其特点是无公共时间标准。（2） 同步定时方式具有较高的传输频率，但不适合存取时间差别大的设备之间的通信。异步定时方式具有可靠性高，适用于存取时间不同的部件之间的通信。但传输效率较低。第19讲：外围设备及磁盘存储设备 外围设备概述 *磁盘的组成和分类 *磁盘驱动器和控制器 磁盘上信息的分布 磁盘存储器的技术指标 p216-217P217：平均存取时间=平均等待时间+平均找道时间+数据传送时间【例子】一台有3个盘片的磁盘组，共有4个记录面，转速为6000转/分，盘面有效记录区域的外直径为30cm，内直径为20cm，内层位密度为300位/mm，磁道密度为8道/mm，盘面分为16个扇区，每个扇区有1024个字节。计算盘组的非格式化容量和格式化容量。解：最内圈磁道周长：2×3.14×1062.8（cm）628（mm） 每个记录面的磁道数：K(300200)÷2×8400（道） 所以，盘组非格式化的容量为