PLD、PLA、PAL及GAL

1、数字电路与系统数字电路与系统 光电工程学院光电工程学院 电子电路教学中心电子电路教学中心 南京邮电大学南京邮电大学1第十章 可编程逻辑器件可编程逻辑器件 一、概念 二、开发环境 三、开发过程 第一节 PLD的基本结构 一、PLD实现各种逻辑功能的依据 二、PLD的总体结构 2第二节 PLD的表示方法 一、缓冲电路 二、与门、或门及连接表示 三、多路选择器 第三节 PLD的分类 一、PLD的集成度分类 二、 PLD的制造工艺分类 3第四节 可编程逻辑阵列 PLA 一、PLA基本结构 二、PLA应用举例 第五节 可编程阵列逻辑 PAL 一、 专用输出结构二、可编程输入/输出结构 三、寄存器输出结构

2、四、异或输出结构 4一、GAL16V8总体结构第六节 通用阵列逻辑 GAL二、输出逻辑宏单元（OLMC） 1. OLMC的结构： 2.GAL16V8的结构控制字3.OLMC的配置三、行地址结构 5第十章 可编程逻辑器件可编程逻辑器件 一、概念 PLDASIC利用利用EDA工具工具PLD: Programmable Logic Device；ASIC:Application Specific Integrated Circuit；EDA:Electronics Design Automation；CAD:Computer Aided Design；CAA:Computer Aided Analy

3、sis；CAT:Computer Aided Test ；6二、开发环境 1.PLD开发软件 Lattice ISP Synario System. 2.PLD开发硬件 编程器（编程电缆）；Altera MAX+Plus II;Xilinx Fundation 3.1i;PC机（或工作站）。7三、开发过程 输入Design Entry功能仿真定时分析SimulationSynthesisFittingTiming AnalysisProgramming编程适配综合8逻辑综合逻辑综合 (Logic Synthesis )选择合适的逻辑化简法，使逻辑简化并除去 冗余逻辑，保证尽可能有效地使用指定器

4、件的逻辑资源，逻辑综合选项可让设计者指定一种综合方式，特定的器件系列可采用特定的综合选项来充分利用其结构特点。网表文件网表文件 (Netlist)包含综合后的功能信息和定时信息。 9功能仿真功能仿真(Simulation )使用网表文件，对一个设计进行功能仿真。 定时分析定时分析(Timing Analysis) 能计算设计中点到点的延时，确定在器件引脚上要求的上升和保持时间，估计最大时钟频率。10适配适配 (Fitting)运用试探规则，在一个或多个器件（即多器件划分(Multi-device Partitioning),一个设计太大，无法用单个器件来实现，可将一个设计分成同系列的多个器件，

5、在使器件间通信的引脚数最少的同时，尽可能把一个设计用最小数量的器件来实现）中选择最好的实现方案。这种自动试配将设计者从繁琐的布局布线中解脱出来。11编程文件编程文件 有编程器目标文件(.POF)、SRAM目标文件(.SOF)、JEDEC文件(.JED)、十六进制(Intel格式)文件(.HEX)、Tabular文本文件(.TTF)、串行位流文件(.SBF)等。12第一节 PLD的基本结构 一、PLD实现各种逻辑功能的依据 二、传统PLD的总体结构 图10.1.1 传统PLD的总体结构 输出输出电路电路输入输入电路电路与与阵列阵列或或阵列阵列外部外部数据数据输入输入数据数据输出输出输入项输入项乘

6、积项乘积项和项和项反馈反馈13三、多路选择器 第二节 PLD的表示方法 一、缓冲电路 二、与门、或门及连接表示 141AAA图10.2.3 PLD中连接方式表示图10.2.1 PLD输入缓冲电路 15图10.2.2 PLD中的与门、或门表示16图10.2.4 PLD中的多路选择器00011011ABCDC0FC117第三节 PLD的分类 一、PLD的集成度分类 图10.3.1 PLD的密度分类可编程逻辑器件PLD低密度可编程逻辑器件LDPLD高密度可编程逻辑器件HDPLDPROM PLAPALGALCPLDFPGA181.低密度可编程逻辑器件(LDPLD:Low-Density PLD) (1

7、) PROM (Programmable ROM)20世纪70年代初。 与阵列固定，或阵列可编程。 (2) PLA(Programmable Logic Array) 20世纪 70年代初。 与阵列、或阵列都可编程。(3) PAL(Programmable Array Logic) 20世纪70年代末 。与阵列可编程，或阵列固定。(4) GAL(Generic Array Logic ) 20世纪80年代初。 大部分与阵列可编程，或阵列固定。192.高密度可编程逻辑器件(HDPLD:High-Density PLD) (1)CPLD (Complex PLD)20世纪 80年代中。 20世纪

8、80年代中。 (2) FPGA(Field Programmable Gate Array)20(1)逻辑单元两者的区别： CPLD逻辑单元大(通常其变量数约2028个)，单元功能强大，一般的逻辑在单元内即可实现；FPGA逻辑逻辑单元小(输入变量通常48个，输出12个)，逻辑功能弱，如要实现一个较复杂的功能，需要几个单元组合起来才能完成。21(2)逻辑单元间的互连 CPLD：集总式 ，其特点是总线上任意一对输入端与输出端之间的延时相等，且是可预测的。FPGA：分布式，其特点是互连方式较多，有通用互连、直接互连、长线等方式。实现同一个功能可能有不同的方案，其延时是不等的。而且一般情况下比CPLD

9、大。 22CBA集总式互连分布式互连CBA23(3)编程工艺 CPLD：通常采用EPROM、E2PROM、Flash工艺。FPGA：通常采用SRAM、反熔丝(Actel 公司)工艺。 24二、 PLD的制造工艺分类 1.一次性编程的PLD2.紫外线可擦除的PLD(EPLD) 20min ,几十次。 3.电可擦除的PLD(EEPLD) 10ms,上千次。4.采用SRAM结构的PLD无限次。（熔丝、反熔丝工艺）（EPROM工艺）（E2PROM、Flash工艺）（SRAM工艺）25第四节 可编程逻辑阵列 PLA 一、PLA基本结构 图10.4.1 PLA的基本结构 &126二、PLA应用举例 例 用

10、PLA器件实现函数 , )7 , 6 , 4 , 3(),(0121mAAAF。)7 , 4 , 3 , 2 , 0(),(0122mAAAF解 用PLA器件实现，需3个输入端，2个输出端。 用卡诺图法化简，得出F1、F2的最简与或式：01020121),(AAAAAAAF0112010122),(AAAAAAAAAF相应的实现电路如图10.4.2所示。27图10.4.2 用PLA实现组合函数的设计 &128第五节 可编程阵列逻辑 PAL 一、 专用输出结构输出端 或门结构：高电平有效 或非门结构：低电平有效 互补输出结构 给定 I2I1I0=000 ，则包含 m0的Qi 端输出“1”，否则，

11、输出0。 29二、可编程输入/输出结构 通过编程确定EN的值 为1，作输出端 为0，作输入端 三、寄存器输出结构四、异或输出结构 30图10.5.1 PAL器件的基本电路结构&131图10.5.2 专用输出结构&1132图10.5.3 可编程输入/输出结构133图10.5.4 寄存器输出结构&134图10.5.5 异或输出结构&=1135第六节 通用阵列逻辑 GAL一、GAL16V8总体结构8个输入缓冲器 ；8个输出反相器； 8个输出反馈/输入缓冲器；1个时钟输入缓冲器； 1个选通信号输入反相器； 20个引脚的器件；3637381111ENEN &19192 27 70 00 31 1CLKC

12、LKOLMCOLMC（1919）391.88个与门，可实现64个乘积项(Product Term)。2.每个与门有32个输入端（每个乘积项可包含16个变量）。 3.每个输出端最多只能包含8个乘积项，当表达式逻辑化简后，乘积项数多于8个时，则必须适当拆开，再分配给另一个OLMC。 4.最多有16个引脚作为输入端（指16个输入变量，CLK不属于输入变量），最多有8个引脚作为输出端。 40二、输出逻辑宏单元（OLMC） 1. OLMC的结构： (1)8输入的或门 (2)异或门：控制输出信号的极性 高电平有效 低电平有效 (3)DFF (4)4个多路选择器乘积项多路选择器(PTMUX Product

13、Term Multiplexer) 41三态多路选择器(TSMUX) 输出多路选择器(OMUX) 反馈多路选择器(FMUX)1 1 1 1 1 01 0 1 1 0 0 0 1 1 0 1 00 0 1 0 0 0 I/OI/O（n n）Q Q来自邻级输出来自邻级输出(m)AC0AC1(n)AC1(m)12、19号OLMC中的FMUX：AC0为SYN，AC1(m)为SYN。42表10.6.1 FMUX的控制功能表AC0AC1(n)AC1(m)反馈信号来源10本单元触发器Q端11本单元I./O端01邻级(m)输出00低电平“0”(地)*在LOMC(12)和OLMC(19)中SYN代替AC0，SY

14、N代替AC1(m)。43图10.6.2 OLMC的结构框图442.GAL16V8的结构控制字GAL16V8的各种配置由结构控制字确定。图10.6.3 GAL16V8结构控制字的组成32位乘积项禁止位4位XOR(n)1位SYN8位AC1(n)1位AC04位XOR(n)32位乘积项禁止位82位121516191219(n)(n)(n)PT63PT32PT31PT0453.OLMC的配置(1)当GAL16V8实现某一具体的逻辑功能时，SYN、AC0、AC1(n)只能取101、100或111或011、010三者之一。 46(2)在101、100取值情况下 OLMC(12)、OLMC(19)有两种工作模

15、式 AC1(n)=1，即，即AC1(12)=AC1(19) = 1。(a)专用输入模式1ENEN 1CLKCLKNCNCNCNCOEOENCNCNCNC来自邻级来自邻级输出输出( (m)m)至另一个邻级至另一个邻级CLKCLKOEOE47AC1(n)=0，即，即AC1(12)=AC1(19) = 0。NCNCCLKCLKNCNCOEOE来自邻级来自邻级输出输出( (m)m)1ENEN 1CLKCLKNCNCOEOENCNC=11 VccVccXOR(n)XOR(n)48其它6个OLMC(n =1318)有4种工作模式 AC1(n)=1，AC1(m)=1(a)专用输入模式1ENEN 1CLKCL

16、KNCNCNCNCOEOENCNCNCNC来自邻级来自邻级输出输出( (m)m)至另一至另一个邻级个邻级CLKCLK OEOE49AC1(n)=1，AC1(m)=01ENEN 1CLKCLKNCNCNCNCCLKCLKOEOENCNCNCNCOEOE50AC1(n)=0，AC1(m)=0(b)专用组合输出模式AC1(n)=0，AC1(m)=11ENEN1CLKCLKNCNCOEOENCNC=11 VccVccXOR(n)XOR(n)NCNCCLKCLKNCNCOEOE 1ENEN 1CLKCLKNCNCOEOENCNC=11 VccVccXOR(n)XOR(n)NCNCNCNCNCNCCLKC

17、LKOEOE51SYN、AC0、AC1(n)在101、100取值情况下， 15、16脚只能作输出 。(3)在111取值情况下 OLMC(12)、OLMC(19)工作模式记忆口诀：各OLMC “时有联系”。结论：52对对FUMUX：对其它对其它3个个MUX：AC0=0，AC1 (m) =1；AC0=1。AC1(12)=AC1(19)=11ENEN 1CLKCLKNCNCOEOENCNC=11 XOR(n)XOR(n)NCNCCLKCLKNCNCOEOE来自邻级来自邻级输出（输出（m m）53其它6个OLMC (n =1318)工作模式1ENEN 1CLKCLKNCNCOEOENCNC=11 XO

18、R(n)XOR(n)NCNCCLKCLKNCNCOEOE来自邻级来自邻级输出（输出（m m）OLMC(n)OLMC(n) I/O(n)I/O(n)NCNC来自来自与阵与阵列列反反馈馈（c）反馈组合输出模式54(4)在011、010取值情况下 SYN、AC0、AC1(n)在111取值情况下， 12、19脚只能作输出 。记忆口诀：各OLMC “各扫门前雪”。结论：55（d）时序电路中的组合输出模式1ENEN 1CLKCLKOEOE=11 XORXOR（n n）CLKCLKOEOE来自邻级来自邻级输出输出( (m)m) I/O(n)I/O(n)NCNC来自来自与阵与阵列列反反馈馈56(e)寄存器输出

19、模式 1ENEN 1CLKCLKOEOE=11 XOR(n)XOR(n)CLKCLKOEOE来自邻级来自邻级输出（输出（m m） I/O(n)I/O(n)NCNC来自来自与阵与阵列列反反馈馈OLMC(n)OLMC(n)QDQ图10.6.4 OLMC的5种工作模式下的简化电路 57(5) 结构控制字的设置，OLMC的配置由PLD开发软件自动完成。 SYN、AC0、AC1(n)在011、010取值情况下， 1219引脚不受限制。记忆口诀：各OLMC “各扫门前雪”。结论：58三、行地址结构 图10.6.5 GAL16V8编程单元的地址分配 移移 位位 寄寄 存存 器器与与逻辑阵列逻辑阵列与逻辑阵列

20、与逻辑阵列PT63 PT32PT31 PT003132电电 子子 标标 签签电电 子子 标标 签签保保 留留 地地 址址 空空 间间3359结结 构构 控控 制制 字字6082位加密单元加密单元保留保留整体擦除整体擦除616263SDOSDISCLK行行 地地 址址59 熔丝图 0000 00000011 1010对应 - - - - 共共64行行031SUPPERL编程器采用下拉式菜单技术和多窗口技术，人机界面良好，操作使用简单，我们以它为例进行编程介绍。60作业题10.1611ENEN 11ENEN 11ENEN 11ENEN 1=11 VccVcc1ENEN 1=11 VccVcc1ENEN 1=11 VccVcc621ENEN 1CLKCLKNCNCOEOENCNC=11 XOR(n)XOR(n)NCNCCLKCLKNCNCOEOE来自邻级来自邻级输出（输出（m m）（c）反馈组合输出模式1ENEN 1CLKCLKNCNCOEOENCNC=11 XOR(n)XOR(n)NCNCCLKCLKNCNCOEOE来自邻级来自邻级输出（输出（m m）OLMC(n)OLMC(n)NCNC63更改器件类型选择器件选择器件器件型号器件生产商器件类型选择PLD器件GAL20V8A（由Lattice公司生产）SELECT确认所作的变化64缓冲区内容