第五章 时序逻辑电路

1、第五章第五章 时序逻辑电路时序逻辑电路5.1 概述概述5.2 时序逻辑电路的分析方法时序逻辑电路的分析方法5.3 若干常用时序逻辑电路若干常用时序逻辑电路5.4 时序逻辑电路的设计方法时序逻辑电路的设计方法5.1 概概 述述一、时序电路的特点一、时序电路的特点1. 定义定义 任一时刻电路的输任一时刻电路的输出不仅取决于当时的输出不仅取决于当时的输入信号，而且还取决于入信号，而且还取决于电路原来的状态。电路原来的状态。2. 电路特点电路特点(1)包含组合电路和存储电路两个组成部分，而存储电路包含组合电路和存储电路两个组成部分，而存储电路必不可少；必不可少；(2)存储电路的输出状态必须反馈到输入端

2、，与输入信号存储电路的输出状态必须反馈到输入端，与输入信号一起共同决定组合电路的输出。一起共同决定组合电路的输出。组合逻辑组合逻辑电电 路路存储电路存储电路x1xiy1yjz1zkq1ql输输入入输输出出二、时序电路逻辑功能表示方法二、时序电路逻辑功能表示方法1. 逻辑表达式逻辑表达式(1) 输出方程输出方程( ) ( ),( )nnnY tFX tQ t(3) 状态方程状态方程1() ( ),( )nnnQ tH Z tQ t(2) 驱动方程驱动方程( ) ( ),( )nnnZ tG X tQ t2. 状态表、卡诺图、状态转换图和时序图状态表、卡诺图、状态转换图和时序图组合逻辑组合逻辑电电

3、 路路存储电路存储电路x1xiy1yjz1zkq1ql三、时序逻辑电路分类三、时序逻辑电路分类1. 按触发器的动作特点划分：按触发器的动作特点划分：同步时序电路：同步时序电路：所有触发器状态的变化都是在同一时钟所有触发器状态的变化都是在同一时钟信号操作下同时发生的。信号操作下同时发生的。异步时序电路：异步时序电路：触发器状态的变化不是同时发生的。触发器状态的变化不是同时发生的。2. 按输出信号的特点划分：按输出信号的特点划分：Moore型型)( )(nntQFtY Mealy型型)(),( )(nnntQtXFtY 存储存储电路电路Y(tn)输出输出ZQX(tn)输入输入组合组合电路电路CPY

4、(tn)输出输出CPX(tn)输入输入存储存储电路电路组合组合电路电路组合组合电路电路输出状态仅与存储电路的输出状态仅与存储电路的状态有关而与输入无关。状态有关而与输入无关。输出状态不仅与存储电路有输出状态不仅与存储电路有关，而且与输入也有关。关，而且与输入也有关。5.2 时序逻辑电路的分析方法时序逻辑电路的分析方法一、分析步骤一、分析步骤时序电路时序电路时钟方程时钟方程驱动方程驱动方程状态转换表状态转换表状态转换图状态转换图时序图时序图CP触触发发沿沿特性方程特性方程输出方程输出方程状态方程状态方程计算计算逻辑功能逻辑功能检查自启动检查自启动二、举例二、举例 例例5.2.1-5.2.2 试分

5、析下图时序电路的逻辑功能试分析下图时序电路的逻辑功能(FF均为均为TTL)。YC11J1KQ1C11J1KQ2C11J1KQ3&CP&1FF1FF2FF31Q3Q2Q解：解： (1)输出方程输出方程(2)驱动方程驱动方程23nnYQ Q123nnJQ Q11K 21nJQ213nnKQQ312nnJQ Q32nKQ(3)将驱动方程代入将驱动方程代入JKFF的特性方程的特性方程 中，得中，得状态方程为：状态方程为：1nnnQJQKQ11231nnnnQQ QQ1212132nnnnnnQQ QQ Q Q1312323nnnnnnQQ Q QQ Q(4)计算，列状态转换表计算，列状

6、态转换表0 0 0321nnnQQQ121321nnnQQQY0 0 100 0 10 1 000 1 00 1 100 1 11 0 001 0 01 0 101 0 1 1 1 001 1 00 0 011 1 10 0 0176543210 YCPnnn321Q Q Q0 0 00 0 10 1 00 1 11 0 01 0 11 1 00 0 000000001101 1 10 0 010(5) 状态转换图状态转换图000001010011100101110111/0/1/0/0/0/0/0/1000001/0010/0011/0100/0101/0/1111/1110/0代表状态代表

7、状态(注意注意Q的顺序的顺序)Q3Q2Q1代表转换方向代表转换方向输入变量取值写在斜线之上，输出值写在斜线之下。输入变量取值写在斜线之上，输出值写在斜线之下。可简化为：可简化为：(6) 时序图时序图CPtQ3tYtQ2t1 2 3 4 5 6 7Q1t110000(7)分析电路的功能分析电路的功能 随随CP的输入，电路循环输出七个稳定状态，的输入，电路循环输出七个稳定状态，所以是七所以是七进制计数器。进制计数器。 Y是此七进制是此七进制 计数器的进位脉冲。计数器的进位脉冲。能否自启动能否自启动?能自启动：能自启动：存在无效状态，但没有形成循环。存在无效状态，但没有形成循环。不能自启动：不能自启

8、动： 无效状态形成循环。无效状态形成循环。无效状态无效状态(偏离状态偏离状态)：有效状态：有效状态：时序电路中被利用了的状态。时序电路中被利用了的状态。没有被利用了的状态。没有被利用了的状态。 (8)检查自启动检查自启动能自启动能自启动000001010011100101110111/0/1/0/0/0/0/0/1例例2：分析图示有输入信号的时序电路：分析图示有输入信号的时序电路：解：解： (1)输出方程输出方程(2)驱动方程驱动方程12121212YAQ QAQ QAQ QAQ Q11DQ212DAQQ(3)状态方程状态方程1111nQDQ12212nQDAQQ(4)列状态转换表列状态转换表

9、(5) 状态转换图状态转换图(6)分析电路的功能分析电路的功能可控计数器可控计数器当当A=0时，是加法计数器；当时，是加法计数器；当A=1时，是减法计数器。时，是减法计数器。5.3 若干常用的时序逻辑电路若干常用的时序逻辑电路5.3.1 寄存器寄存器寄存：寄存：把二进制数据或代码暂时存储起来。把二进制数据或代码暂时存储起来。-具有寄存功能的电路。具有寄存功能的电路。并行输入并行输入并行输出并行输出0 1 0 10 1 0 1串行输入串行输入串行输出串行输出 FF0 FF1 FFn1D0 D1 Dn1 Q0 Q1 Qn1 控制信号控制信号1 0 1 01 0 1 0分类分类:按按功能功能分分基本

10、寄存器基本寄存器移位寄存器移位寄存器按按元器件元器件分分TTL 寄存器寄存器CMOS 寄存器寄存器1. 4边沿边沿D触发器触发器 (74LS175)异步清零异步清零00000同步送数同步送数1D0D1D2D3 保保 持持特点：特点：并入并出，结构简单，抗干扰能力强。并入并出，结构简单，抗干扰能力强。C11DD0Q0Q0RDC11DD1Q1Q1C11DD2Q2Q2C11DD3Q3Q3RDRDRDFF0FF1FF2FF311RD一、基本寄存器一、基本寄存器 一个触发器可以存储一个触发器可以存储 1 位二进制信号；寄存位二进制信号；寄存 N 位二位二进制数码，需要进制数码，需要 N 个触发器。个触发

11、器。2. 三态输出的三态输出的4位寄存器位寄存器(CC4076)LDA+LDB=1 装入数据装入数据LDA+LDB=0 保持保持电路正常工作电路正常工作0ABEE输出高阻态输出高阻态1ABEEQ0Q1Q2Q3C11DFF0C11DFF1C11DFF2C11DFF3DODI二、移位寄存器二、移位寄存器1. 单向移位寄存器单向移位寄存器右移寄存器右移寄存器000000001101100001001010110101100011000100000000110000011 00001000000000 0驱动方程驱动方程:0I102132nnnDDDQDQDQ、状态方程状态方程:11110I10213

12、2,nnnnnnnQD QQ QQ QQ分析：分析：DI1011移位寄存器状态表移位寄存器状态表寄存数码寄存数码移位脉冲移位脉冲移位过程移位过程Q0 Q1 Q2 Q30123456780 0 0 01 0 0 00 1 0 01 0 1 0 1 1 0 10 1 1 00 0 1 10 0 0 10 0 0 0清清 零零右右移移DI10110000时序图时序图CPQ0Q1Q21234567893QID1110主要特点：主要特点：1. 输入输入二进制数码二进制数码在在移位脉冲移位脉冲CP 的控制下依次右移；的控制下依次右移；2. 寄存寄存 n 位二进制数码位二进制数码， n 个个CP 完成完成串

13、行输入串行输入，并可从，并可从Q0 Q3 端获得端获得并行输出并行输出，再经，再经 n 个个CP 在在DO端可获得端可获得串行串行输出。输出。左移寄存器左移寄存器DI左移左移输入输入左移左移输出输出Q3Q0Q1Q2C11DFF0C11DFF1C11DFF2C11DFF32. 双向移位寄存器双向移位寄存器3. 集成移位寄存器集成移位寄存器-74LS194A 将右移寄存器和左移寄存器组合起来，并引入一控制将右移寄存器和左移寄存器组合起来，并引入一控制端便构成既可左移又可右移的双向移位寄存器。端便构成既可左移又可右移的双向移位寄存器。工作模式控制工作模式控制异步异步清零清零逻辑电路图逻辑电路图74L

14、S194A功能表功能表RD S1 S0 工作状态工作状态 0 0 清零清零 1 0 0 1 0 0 保持保持 1 0 1 1 0 1 右移右移1 1 1 1 1 1 并行输入并行输入1 1 0 1 1 0 左移左移扩展扩展 -用两片用两片74LS194A接成接成8位双向移位寄存器位双向移位寄存器分类分类按数制分：按数制分：二进制计数器二进制计数器十进制计数器十进制计数器M 进制进制(任意进制任意进制)计数器计数器按计数方式分：按计数方式分：加法计数器加法计数器减法计数器减法计数器可逆计数器可逆计数器(加加/减计数器减计数器) 按时钟控制分：按时钟控制分：同步计数器同步计数器 异步计数器异步计数

15、器按开关元件分：按开关元件分：TTL 计数器计数器CMOS 计数器计数器5.3.2 计数器计数器 (Counter)功能：功能：对时钟脉冲对时钟脉冲 CP 计数。计数。应用：应用：分频、定时、产生节拍脉冲和脉冲序列、进行数分频、定时、产生节拍脉冲和脉冲序列、进行数字运算等。字运算等。一、同步计数器一、同步计数器( (一一) ) 同步二进制计数器同步二进制计数器1.同步二进制加法计数器同步二进制加法计数器T0=1T1=Q0T2=Q1Q0T3= Q2Q1Q0C=Q3Q2Q1Q0(2)驱动方程驱动方程(1)输出方程输出方程用用TFF组成的组成的同步二进制加法计数器同步二进制加法计数器10(1,1)i

16、ijjTQ in Q0n+1= Q0 Q1n+1 =Q0Q1+ Q0Q1 Q2n+1 =Q0Q1Q2+ Q0Q1Q2 Q3n+1 =Q0Q1Q2Q3 + Q0Q1Q2Q3(3)状态方程状态方程(4)状态转换表状态转换表(5)状态转换图状态转换图 每输入每输入16个计数脉冲计数器工作一个循环，并在输出个计数脉冲计数器工作一个循环，并在输出端端Q3产生一个进位输出信号，所以又把这个电路叫十六进产生一个进位输出信号，所以又把这个电路叫十六进制计数器。制计数器。(6)时序图时序图(波形图波形图)Q0tQ1tQ2tQ3t1 2 3 4 5 67 8 910 11 12 13 14 15 16CPtCtQ

17、0为为2分频；分频；Q1为为4分频；分频；Q2为为8分频；分频；Q3为为16分频。分频。应用：应用：分频器。分频器。2.集成四位二进制加法计数器集成四位二进制加法计数器74161CP：时钟输入端：时钟输入端EP、ET：工作状态控制端：工作状态控制端C：进位输出端：进位输出端RD：复位端：复位端LD：预置数控制端：预置数控制端D3D0：数据输入端：数据输入端Q3 Q2 Q1 Q0CCPEPET74LS161RDLDD3 D2 D1 D0逻辑符号逻辑符号功能表功能表注意：注意： 74161(74LS161)是异步置零！是异步置零！ 7474LS162、74LS163等是同步置零。等是同步置零。保持

18、保持(但但C=0)0 0 置零置零预置数预置数1 11 10 10 1保持保持1 11 1 0 0计数计数0 01 1 1 11 11 11 1CPRDLD EP ET 工作状态工作状态3. 同步二进制减法计数器同步二进制减法计数器工作特点：随工作特点：随CP的不断输入，电路递减计数。（略）的不断输入，电路递减计数。（略）4. 四位二进制可逆计数器四位二进制可逆计数器异步置零异步置零异步置零异步置零异步置零异步置零同步置数同步置数同步置数同步置数同步置数同步置数单时钟同步十六进制加单时钟同步十六进制加/减计数器减计数器74LS191 0/ DU作加法计数作加法计数 1/ DU作减法计数作减法计

19、数逻辑符号逻辑符号功能表功能表Q3 Q2 Q1 Q0C/BCPI74LS191LD D3 D2 D1 D0CPOU/DSS=0，C/B=1时，时，CPO=CPI11保持保持0预置数预置数010加法计数加法计数011减法计数减法计数CPISLD U/D 工作状态工作状态双时钟同步十六进制加双时钟同步十六进制加/减计数器减计数器74LS193CPU 和和CPD 互相排斥互相排斥(二二) 同步十进制计数器同步十进制计数器驱动方程驱动方程状态方程状态方程T0=1 T1=Q0 Q3 T2=Q0Q1 T3=Q0Q1Q2 + Q0Q3 Q0n+1= Q0 Q1n+1 =Q0Q1Q3+ Q0Q3Q1 Q2n+

20、1 =Q0Q1Q2+ Q0Q1Q2 Q3n+1 =(Q0Q1Q2+Q0Q3)Q3+(Q0Q1Q2+Q0Q3)Q3 由由T触发器构成，在二进制触发器构成，在二进制加法计数器基础上改造得到。加法计数器基础上改造得到。状态转换表状态转换表Q3Q2Q1Q00 00 00 00 00 00 00 01 10 00 00 01 11 10 02 20 00 01 10 02 20 03 30 00 01 11 13 30 04 40 01 10 00 04 40 05 50 01 10 01 15 50 06 60 01 11 10 06 60 07 70 01 11 11 17 70 08 81 10

21、00 00 08 80 09 91 10 00 01 19 91 110100 00 00 00 00 00 00 01 10 01 10 010100 01 11 10 01 11 111111 12 20 01 11 10 06 60 00 01 11 10 00 012120 01 11 11 10 01 113131 12 20 01 10 00 04 40 001110140111111512001020计数顺序计数顺序电路状态电路状态等效十进制数等效十进制数 进位输出进位输出C状态转换图状态转换图能否自启动？能否自启动？答案：能自启动。答案：能自启动。 0010 0011 0001

22、 0000 0100 0101 0110 0111 1000 1010 1001 1011 1100 1111 1110 1101 Q3Q2Q1Q0 同步十进制加法计数器同步十进制加法计数器74LS160与与74161的功能表相同的功能表相同功能表功能表0 0 置零置零预置数预置数1 11 10 10 1保持保持1 11 1 0 0保持保持( (但但C=0C=0) )计数计数0 01 1 1 11 11 11 1CPRDLD EP ET 工作状态工作状态单时钟同步十进制单时钟同步十进制可逆可逆计数器计数器74LS190 0/ DU作加法计数作加法计数 1/ DU作减法计数作减法计数二、异步计数

23、器二、异步计数器1.异步二进制计数器异步二进制计数器 1 1J FF0 C1 1J FF1 C1 1J FF2 C1 CP0 Q0 Q1 Q2 1K 1K 1K CP1 CP2 触发器输出端状态的建立要比触发器输出端状态的建立要比CP下降沿滞后一个传输延迟时间下降沿滞后一个传输延迟时间加法计数器加法计数器 1 1J FF0 C1 1J FF1 C1 1J FF2 C1 CP0 Q0 Q1 Q2 1K 1K 1K 减法计数器减法计数器2.异步十进制计数器异步十进制计数器 1J FF0 C1 1J FF1 C1 CP0 Q0 Q1 Q2 1K 1J FF2 C1 1K 1K 1J FF3 C1 1

24、K & Q3 J0=K0=1J1=Q3 K2=1J2=K2=1J3=Q1Q2 K3=1驱动方程：驱动方程：状态方程与时钟条件：状态方程与时钟条件：Q0n+1=Q0 (CP0)Q1n+1=Q3Q1 (CP1=Q0)Q2n+1=Q2 (CP2=Q1)Q3n+1=Q1Q2Q3 (CP3=Q0)时序图时序图异步计数器的特点：异步计数器的特点：1. 结构简单。结构简单。2. 工作速度慢工作速度慢 (各级触发器是串行进位方式连接各级触发器是串行进位方式连接) 。3. 二二-五五-十进制计数器十进制计数器74LS290 简介简介 从从CP0输入计数脉冲，从输入计数脉冲，从Q0输出，得到输出，得到二进

25、制二进制计数器；计数器； 从从CP1输入计数脉冲，从输入计数脉冲，从Q3 Q2 Q1 输出，得到输出，得到五进制五进制计数器；计数器； 将将CP1与与Q0相连，从相连，从CP0输入计数脉冲，从输入计数脉冲，从Q3 Q2 Q1 Q0输出，输出，得到得到十进制十进制计数器；计数器； 功能说明功能说明异步置异步置0 端端R01 R02异步置异步置9 端端S91 S92功能说明功能说明1 1 0 0 异步置异步置0 01 1异步异步置置9计计 数数 0 0 0 0 0 0 0 0 0 0 逻辑符号逻辑符号用作十进制时的连线用作十进制时的连线CP0CP1R01R02S92S9174LS290Q3Q2Q1

26、Q0CP0CP1 R01R02S92S9174LS290Q3Q2Q1Q0同步置数同步置数异步异步清零清零六六进制进制计数器计数器七七进制进制计数器计数器三、任意进制计数器的构成方法三、任意进制计数器的构成方法清零端清零端置数端置数端 例例 利用利用EWB观察同步和异步归零的区别。观察同步和异步归零的区别。用用 N 进制计数器构成进制计数器构成 M 进制计数器进制计数器(一一) MN 的情况的情况 多片多片N进制计数器组合构成，连接方式可分为串行进位进制计数器组合构成，连接方式可分为串行进位方式、并行进位方式、整体置零方式和整体置数方式几种。方式、并行进位方式、整体置零方式和整体置数方式几种。1

27、.集成计数器的级联集成计数器的级联级联级联 N1 和和 N2 进制计数器，容量扩展为进制计数器，容量扩展为 N1 N2(1)并行进位法并行进位法-同步工作方式同步工作方式11Q4 Q5 Q6 Q7Q0 Q1 Q2 Q3ETLDCCPEPD0 D1 D2 D3RDQ0 Q1 Q2 Q3CP1ETLDCCPEPD0 D1 D2 D3RDQ0 Q1 Q2 Q3C11(2)串行进位法串行进位法-异步工作方式异步工作方式11Q4 Q5 Q6 Q7Q0 Q1 Q2 Q3ETLDCCPEPD0 D1 D2 D3RDQ0 Q1 Q2 Q3CP1ETLDCCPEPD0 D1 D2 D3RDQ0 Q1 Q2 Q3

28、C111112. 用用整体置零法整体置零法或或整体置数法整体置数法获得大容量的获得大容量的 M 进制计数器进制计数器 例例 试用试用 74161 接成六十进制计数器。接成六十进制计数器。先用两片先用两片74161构成构成 256 进制计数器进制计数器用用 SM 产生产生异步清零异步清零信号：信号： 用用SM1 产生产生同步置数同步置数信号：信号：159111011MSS11Q4 Q5 Q6 Q7Q0 Q1 Q2 Q3ETLDCCPEPD0 D1 D2 D3RDQ0 Q1 Q2 Q3CP1ETLDCCPEPD0 D1 D2 D3RDQ0 Q1 Q2 Q3C11Q4 Q5 Q6 Q7Q0 Q1 Q

29、2 Q3ETLDCCPEPD0 D1 D2 D3RDQ0 Q1 Q2 Q3CP11ETLDCCPEPD0 D1 D2 D3RDQ0 Q1 Q2 Q3&174161 - 异步清零，同步置数。异步清零，同步置数。60111100MSS1&1Q4 Q5 Q6 Q7Q0 Q1 Q2 Q3ETLDCCPEPD0 D1 D2 D3RDQ0 Q1 Q2 Q3CP1ETLDCCPEPD0 D1 D2 D3RDQ0 Q1 Q2 Q374160 - 异步清零，同步置数。异步清零，同步置数。先用两片先用两片74160构成构成 10 10 进制计数器，再构成进制计数器，再构成29进制计数器。进制计数器

30、。 例例 试用试用 74160 接成二十九进制计数器。接成二十九进制计数器。11Q4 Q5 Q6 Q7Q0 Q1 Q2 Q3ETLDCCPEPD0 D1 D2 D3RDQ0 Q1 Q2 Q3CP1ETLDCCPEPD0 D1 D2 D3RDQ0 Q1 Q2 Q3C11用用 SM 产生产生异步清零异步清零信号：信号：用用 SM1 产生产生同步置数同步置数信号：信号：128101000MSS29101001MSSQ4 Q5 Q6 Q7Q0 Q1 Q2 Q3ETLDCCPEPD0 D1 D2 D3RDQ0 Q1 Q2 Q3CP11ETLDCCPEPD0 D1 D2 D3RDQ0 Q1 Q2 Q3&a

31、mp;11&1Q4 Q5 Q6 Q7Q0 Q1 Q2 Q3ETLDCCPEPD0 D1 D2 D3RDQ0 Q1 Q2 Q3CP1ETLDCCPEPD0 D1 D2 D3RDQ0 Q1 Q2 Q3四、移位寄存器型计数器四、移位寄存器型计数器结结构构示示意意图图Q0Q1Qn1C11DFF0C11DFF1C11DFFn1反馈逻辑电路反馈逻辑电路Dn1D0D1），（nnnnQQQFD1100 特点：特点： 电路结构简单，计数顺序一般为非自然态序，用途电路结构简单，计数顺序一般为非自然态序，用途极为广泛。极为广泛。1. 环形计数器环形计数器(1)电路组成电路组成Q0Q1Q2Q3C11DFF0C

32、11DFF1C11DFF2C11DFF3(2) 工作原理工作原理03102132nnnnDQDQDQDQ1000010000100001有效循环有效循环000011110101101011000110001110011101111001111011无无效效循循环环不能自启动不能自启动设初值设初值Q0 Q1 Q1 Q3 =1000(3)能自启动的环型计数器能自启动的环型计数器Q0Q1Q2Q3C11DFF0C11DFF1C11DFF2C11DFF3&Q0Q1Q2Q32100QQQD 01QD 12QD 23QD 111001110011111111011100011010000001010

33、0001000001001101001011011优点：电路极其简单。优点：电路极其简单。缺点：状态利用率太低缺点：状态利用率太低( (n个个FF只利用了只利用了n 个状态个状态) )。2. 扭环形计数器扭环形计数器Q0Q1Q2Q3C11DFF0C11DFF1C11DFF2C11DFF303102132nnnnDQDQDQDQ 0000100011001110 000100110111111101001010 1101 0110 1001 001001011011有效循环有效循环无效循环无效循环n个个FF利用了利用了2 2n个状态个状态设初值设初值Q0 Q1 Q1 Q3= 0000C11DFF

34、0C11DFF1C11DFF2C11DFF3&Q0Q1Q2Q3Q2克服自启动电路克服自启动电路 00001000 1100 0001 1110 00110111 1111 0100 1001 0010 1010 0101 1011 01101010 状态转换图状态转换图5.4 时序电路的设计方法时序电路的设计方法一、设计的一般步骤一、设计的一般步骤时序逻辑时序逻辑问题问题逻辑逻辑抽象抽象状态转换状态转换图（表）图（表）状态状态化简化简最简状态最简状态转换图（表）转换图（表）电路方程式电路方程式（状态方程）（状态方程）求出求出驱动方程驱动方程选定触发选定触发器的类型器的类型逻辑逻辑电路图

35、电路图检查能否检查能否自启动自启动同步时序电路设计框图同步时序电路设计框图状态状态分配分配步骤：步骤：一、逻辑抽象建立原始状态转换图一、逻辑抽象建立原始状态转换图(表表)确定输入、输出变量以及电路的状态数；确定输入、输出变量以及电路的状态数；定义输入、输出变量逻辑状态和电路状态的含义，并将电定义输入、输出变量逻辑状态和电路状态的含义，并将电路状态顺序编号；路状态顺序编号；建立原始状态转换图建立原始状态转换图(或状态转换表或状态转换表)。二、状态化简二、状态化简特点：特点： 等价状态可以传递等价状态可以传递 若若S1=S2 、S2=S3 则则S1=S3 等价状态可合并为一个状态等价状态可合并为一

36、个状态等价状态等价状态: 有两个状态，在相同的输入下，具有相同的输出，有两个状态，在相同的输入下，具有相同的输出，且转换到同一个次态，则称它们为且转换到同一个次态，则称它们为等价状态等价状态。确定触发器数确定触发器数n： 2n-1M2n M-有效状态数有效状态数 状态编码状态编码-给电路的每个状态分配一个二进制代码，编给电路的每个状态分配一个二进制代码，编码方案以组合电路是否最简为标准。码方案以组合电路是否最简为标准。四、选触发器四、选触发器 求出输出方程、状态方程和驱动方程求出输出方程、状态方程和驱动方程 五、画逻辑电路图五、画逻辑电路图六、检查能否自启动六、检查能否自启动三、状态分配三、状

37、态分配(状态编码状态编码)十三进制计数器应有十三进制计数器应有13个状态：个状态：二、设计举例二、设计举例例例5.4.1 设计一个带进位输出端的十三进制计数器。设计一个带进位输出端的十三进制计数器。解：解： 计数器无输入逻辑信号，只有进位输出信号，属于计数器无输入逻辑信号，只有进位输出信号，属于摩尔型电路。摩尔型电路。(1)逻辑抽象逻辑抽象C-进位信号进位信号S2S3S1S4S5S6S7S9S0S8S11S10S12/0/0/0/0/0/0/0/0/0/0/0/0/1状态图不能再简化，所以无需再化简。状态图不能再简化，所以无需再化简。(2)状态分配状态分配C=1-有进位输出，有进位输出，C=0

38、-无进位输出无进位输出取取0000 1100 为为 S0 S12 的编码的编码Q3Q2Q1Q0S00 00 00 00 00 00 0S10 00 00 01 10 01 1S20 00 01 10 00 02 2S30 00 01 11 10 03 3S40 01 10 00 00 04 4S50 01 10 01 10 05 5S60 01 11 10 00 06 6S70 01 11 11 10 07 7S81 10 00 00 00 08 8S91 10 00 01 10 09 9S101 10 01 10 00 01010S111 10 01 11 10 01111S121 11 1

39、0 00 01 11212状态顺序状态顺序状态编码状态编码进位输出进位输出C 等效十进制数等效十进制数(3)选触发器选触发器M=13 23M24 n=4电路次态电路次态/进位输出卡诺图进位输出卡诺图00001111000 01 11 1010nnQ Q32nnQ Q13nQ0000010011111332210nQQ QQ QQ0001111000 01 11 1010nnQ Q32nnQ Q12nQ001011010001 012321320210nQQ Q QQ Q QQ QQ0001/00010/00100/00011/00101/00110/01000/00111/00000/11001/01010/01100/01011/00001111000011011/32nnQ Q10nnQ Q/0001111000 01 11 1010nnQ Q32nnQ QC000000001000 00001111