数字电路题目库

1、试卷 A一、选择题（从每小题的四个备选答案中，选出一个正确答案，并将其号码填在括号内，每小题 2 分，共 20 分）1.将十进制数（18） 10转换成八进制数是202221232 . 三变量函数F A,B,C A BC 的最小项表示中不含下列哪项m2m5m3m73 .一片64k× 8 存储容量的只读存储器（ROM ） ，有 64 条地址线和8 条数据线 64 条地址线和16 条数据线 16条地址线和8条数据线 16 条地址线和16 条数据线4 .下列关于TTL 与非门的输出电阻描述中，正确的是门开态时输出电阻比关态时大两种状态都是无穷大输出电阻门关态时输出电阻比开态时大两种状态都没有

2、输出电阻5 .以下各种ADC 中，转换速度最慢的是并联比较型逐次逼进型双积分型以上各型速度相同6 . 关于 PAL 器件与或阵列说法正确的是只有与阵列可编程 都是可编程的只有或阵列可编程 都是不可编程的7 . 当三态门输出高阻状态时，输出电阻为无穷大约100 欧姆无穷小约10 欧姆8 .通常 DAC 中的输出端运算放大器作用是倒相放大积分求和9 . 16个触发器构成计数器，该计数器可能的最大计数模值是163216221610 .一个64 选 1 的数据选择器有（）个选择控制信号输入端。61632641 分，共 15 分。 ）1 已 知 一 个 四 变 量 的 逻 辑 函 数 的 标 准 最 小

3、 项 表 示 为 F a, b, c, d m 0, 2, 3, 4, 6, 8, 9, 11, 13 ，那么用最小项标准表示 F，以及 F，使用最大项标准表示 F，以及 F。2具有典型实用意义的可编程逻辑器件包括，。3为了构成4K× 16bit 的 RAM ，需要块 1K× 8bit 的 RAM ，地址线的高 位作为地址译码的输入，地址译码使用的是译码器。4 在 AD 的量化中，最小量化单位为 ， 如果使用四舍五入法，最大量化误差为 ，如果使用舍去小数法，最大量化误差为 。5如果用J-K 触发器来实现T 触发器功能，则T,J,K 三者关系为；如果要用 J-K 触发器来实现

4、D 触发器功能，则D,J,K 三者关系为。简答题（每小题5 分，共 10 分）1 用基本公式和定理证明下列等式：AB C B ABC ABC ABC2给出J-K 触发器的特征方程，状态转移真值表，状态转移图。分析题（25 分）1 8 选 1 数据选择器CC4512 的逻辑功能如表4.1 所示。试写出图4.1 所示电路输出端9 分）ISINHA2A1A0Y00000D000001D100010D200011D300100D400101D500110D600111D700×××01××××高阻表 4.1 CC4512 功能表2.

5、 如图 4.2 电路由CMOS传输门构成。试写出输出端的逻辑表达式。8 分）3 试分析图4.3 所示时序电路。（ 8 分）（1） 该电路是同步的还是异步的？（2） 列出状态转移表和画出状态转移图，并说明电路的逻辑功能。五、设计题（30 分）设计一个PLA 形式的全减器。设A 为被减数，B 为减数，C 为低位借位，差为D，向高位的借位为CO 。完成对PLA 逻辑阵列图的编程。（ 10分）500 Hz，占空比等于试用 555 定时器设计一个多谐振荡器，要求输出脉冲的振荡频率为60，积分电容等于1000 pF。 （ 10 分）1 ）画出电路连接图；2）画出工作波形图；3）计算R1、 R2的取值。74

6、161 设计一个13 进制的计数器。要求计数器必须包端作 13进制计数器的进位输出。74161 的功能表如下，用中规模集成十六进制同步计数器括状态 0000 和 1111， 并且利用CO可以附加必要的门电路（10 分）74161 功能表输入输出RdLDETEPCPD0D1D2D3Q0Q1Q2Q30000010d0d1d2d3d0d1d2d3D0EPET74161CPQ0Q1 Q2 Q3COLDRD1111计数110保持,CO1110保持=01 分，共 15 分。 )图 5.2试卷 A_解答小题 2 分，共 20 分)1.2. 3.4.5.6.7. 8.9.10.1 m(2,4,6,7,9,11

7、,12,13,15) m(1,5,7,10,12,14,15) M(1,5,7,10,12,14,15) M(0,2,3,4,6,8,9,11,13)2 PLA, PAL, GAL, CPLD 等3 8， 2，2-414 ±2 ， +15 T=J=K，D=J= K五、 简答题(每小题5 分，共 10 分)1 证：右 =ABC BC(A A) B(AC C) B(A C) 左 = AB BC B(A C) =右，证毕！1 分)2 分)2 特征方程：Qn 1 JQn KQn状态转移真值表：状态转移图：2 分)25 分）1 （ 9 分）解：根据数据选择器的工作原理，由图可得：F ABC D

8、 ABC 1 ABC 1 ABC 1（5分）AC BC CD（4分）2 （ 8 分）解：F1=A（ 4 分）F2=AB（ 4 分）3 （ 8 分） 解：（ 1）是异步的。（ 2 分）（ 2）由图可得电路得状态方程为：（ 6 分）Q1n 1Q1n CPQn2 1Q2n Q1Qn3 1Q3n Q2由状态方程可得状态转移表如下：CPQ3Q2Q100001001201030114100510161107111功能： 8 进制计数器。五、设计题（30 分）1 （ 10 分）解：由题意可得真值表为：（ 3 分）ABCDCO0000000111010110110110010101001100011111卡诺

9、图为：（ 3 分）00 011110编程图为：（ 4 分）2 （ 10 分）解：（ 1 ）电路连接图如下：0101101000 01111001110010CO4 分）VCCR1VCCVOVoR2VI 1555Vi 2Vco0.01 F3) tw1=0.7(R1+R2)C( 3分)t w2=0.7R2C由题意：0.7(R1 R2) 0.7R2C 1/5000.7(R1 R2)CR1 R2060.7(R1 R2)C 0.7R2C R1 2R2.解得：R2=2R1R1=571.4K ,则R2=1142.9 K1Clk3 （ 10 分） 解：设计电路如下图：D0 D1D2 D3EPCOET 7416

10、1LDCPRDQ0 Q1Q2 Q31小题 2 分，共 20 分）1. 将十进制数（3.5） 10转换成二进制数是11.1110.0110.1111.102. 函数 F A A B 的结果是 AB AB AB AB3. 一片2k× 16 存储容量的只读存储器（ROM ） ，有 个字节 2000 4000 2048 40964. 下列关于TTL 与非门的输出电阻描述中，正确的是门开态时输出电阻比关态时大两种状态都是无穷大输出电阻门关态时输出电阻比开态时大两种状态都没有输出电阻5. 在 ADC 工作过程中，包括保持a，采样b，编码c，量化d 四个过程，他们先后顺序应该是 abcdbcda

11、cbadbadc6. 第一种具有实用意义的可编程器件是 PAL GAL CPLD FPGA7. 可以直接现与的器件是 OC 门I 2L 门 ECL 门TTL 门8. 一个时钟占空比为1：4，则一个周期内高低电平持续时间之比为1： 31： 69. 一个二进制序列检测电路，当输入序列中连续输入5 位数码均为1 时，电路输出1 ，则同步时序电路最简状态数为456710. 芯片 74LS04 中， LS 表示 高速 COMS 低功耗肖特基 低速肖特基 低密度高速2 分，共 30 分。 )1. 如图 1 所示电路，有VREF1 VREF2。当输入电压vI VREF1 时，输出电压为v I V REF2

12、时，输出电压为图12、对于同步计数器74161，如果输入时钟是周期方波，在正常计数时，进位输出保持高电平的时间为个周期。3 4位 DAC 中，基准电压=10V， D3D2D1D0=1010 时对应的输出电压为。4 D 触发器的状态方程为；如果用D 触发器来实现T 触发器功能，则T、D 间的关系为；如果要用D 触发器来实现J-K 触发器功能，则D,J,K 三者关系为。5为了构成8K× 32bit 的 RAM ，需要块 2K× 8bit 的 RAM ，地址线的高位作为地址译码的输入。6. PAL 由 阵列，阵列和单元构成，其中，阵列是可编程的。7. 要构成 17 进制计数器最少

13、需要个触发器。8由555 定时器构成的单稳触发器，输出脉宽TW。30 分)1. 已知七段数码管为共阴数码管，译码器为图2 所示，输入是0 9 的四位 8421BCD 码( A3 A2 A1 A0 ) ，为了使数码管显示出相应输入，则给出译码器7 段输出(abcdefg )真值表，如果使用四位地址线的PROM 实现该功能，画出阵列图。( 7 分)译码器2abcdeA0A1A2A32. 通过时序图分析如图3 电路的功能，已知输入是周期方波。( 7 分)图33. 分析图 4 所示时序电路。（ 8 分）（1） 该电路是同步的还是异步的？（2） 列出驱动方程，状态方程，输出方程，状态转移表和画出状态转移

14、图。图44. 给出如图5 所示电容正反馈多谐振荡器在充电和放电阶段的等效电路图。（ 8 分）图510 分，共 20 分）1. 利用一片二-十进制译码器，接成一位全减器（即一位带借位输入的二进制减法电路），可以附加必要的门电路（ A 为被减数，B 为减数，CI 为借位输入，F 为差， CO 为借位输出）2设计一个同步时序电路，只有在连续两个或者两个以上时钟作用期间两个输入信号X1 和X2一致时，输出才为1，其余情况输出为0。试卷 B 解答小题 2 分，共 20 分)1.2. 3.4.5.6.7. 8.9.10.1、 VI ， V REF22、 1 个3、 -6.25Vn4、 Qn 1 D , D

15、 TQ TQn , D JQ KQ5、 16， 26、 与，或，输出反馈，或7、 58、 1.1RC30 分）1、解：列出真值表：数字abcdefg011111101110000021101101311110014011001151011011600111117111000081111111911100112、解：3、解：（ 1 ）电路是异步电路（ 2）驱动方程J1Q2nJ2Q1nQ3nJ31K11 K2 1K3 1状态方程Q1n 1Q2nQ1n .CPQn2 1Q3n Q2nQ1n .CPQn3 1Q3n.Q1n状态转移表输出方程nnnQ3Q2 Q1n1 n1 n1Q3 Q2 Q1Z有效态0

16、0000100011100110100010010101010001偏离态010000001110001110001ZQ3nQ1n状态转移图4、解：放电回路等效充电回路等效设计题1 、 解：先列功能表ABCIFCO0000000111010110110110010101001100011111写出 F 和 CO 的最小项表达式FABCIABCIABCIABCIABCI ABCI ABCI ABCIFABCIABCIABCIABCIABCI ABCI ABCI ABCI画电路图：2 、 解：由于只有两个状态，所以只需要一位触发器，设S0为 Q=0， S1 为 Q=1 ，列出状态转移图：画出卡诺图

17、：01/010/001/0， 10/0X 1X 2/Z00/111/1x1 x2 QQn 1 Z000011110011001101 0101 011 1 0 0 0 01 10100000101 111011001100n+1Qn+100 01 111001000100Z写出状态方程和输出方程：Qn 1 X1 X2 X1 X2 X1 X2Z (X1 X2 )Qn画出电路图：试题 C小题 2 分，共 20 分）1 .将十进制数（18） 10转换成八进制数是202221232 . 三变量函数F A,B,C A BC 的最小项表示中不含下列哪项m2m5m3m73 .一片64k× 8 存储

18、容量的只读存储器（ROM ） ，有64 条地址线和8 条数据线64 条地址线和16 条数据线16条地址线和8条数据线16 条地址线和16 条数据线4 .下列关于TTL 与非门的输出电阻描述中，正确的是门开态时输出电阻比关态时大两种状态都是无穷大输出电阻门关态时输出电阻比开态时大两种状态都没有输出电阻5 .以下各种ADC 中，转换速度最慢的是并联比较型逐次逼进型双积分型以上各型速度相同6 . 关于 PAL 器件与或阵列说法正确的是只有与阵列可编程 都是可编程的只有或阵列可编程 都是不可编程的7 . 当三态门输出高阻状态时，输出电阻为无穷大约100 欧姆无穷小约10 欧姆8 .通常 DAC 中的输

19、出端运算放大器作用是倒相放大积分求和9 . 16个触发器构成计数器，该计数器可能的最大计数模值是163216221610 .一个 64 选 1 的数据选择器有（）个选择控制信号输入端。6 163264二、填空题（把正确的内容填在题后的括号内。每空1 分，共 15 分。 ）1 已 知 一 个 四 变 量 的 逻 辑 函 数 的 标 准 最 小 项 表 示 为F a, b, c, d m 0, 2, 3, 4, 6, 8, 9, 11, 13 ，那么用最小项标准表示 F，以及 F，使用最大项标准表示 F，以及 F。2具有典型实用意义的可编程逻辑器件包括，。3为了构成4K× 16bit 的

20、 RAM ，需要块 1K× 8bit 的 RAM ，地址线的高 位作为地址译码的输入，地址译码使用的是译码器。4 在 AD 的量化中，最小量化单位为 ， 如果使用四舍五入法，最大量化误差为 ，如果使用舍去小数法，最大量化误差为 。5如果用J-K 触发器来实现T 触发器功能，则T,J,K 三者关系为；如果要用 J-K 触发器来实现D 触发器功能，则D,J,K 三者关系为。6、 简答题（每小题5 分，共10 分）1 用基本公式和定理证明下列等式：ABC BABCABCABC2给出J-K 触发器的特征方程，状态转移真值表，状态转移图。7、 分析题（25 分）1 8 选 1 数据选择器CC4

21、512 的逻辑功能如表4.1 所示。试写出图4.1 所示电路输出端F的最简与或形式的表达式。（ 9 分）ISINHA2A1A0Y00000D000001D100010D200011D300100D400101D500110D600111D700×××01××××高阻表 4.1 CC4512 功能表2. 如图 4.2 电路由CMOS传输门构成。试写出输出端的逻辑表达式。8 分）4 试分析图4.3 所示时序电路。（ 8 分）（1） 该电路是同步的还是异步的？（2） 列出状态转移表和画出状态转移图，并说明电路的逻辑功能。五、设计题

22、（30 分）设计一个PLA 形式的全减器。设A 为被减数，B 为减数，C 为低位借位，差为D，向高位的借位为CO 。完成对PLA 逻辑阵列图的编程。（ 10分）试用 555 定时器设计一个多谐振荡器，要求输出脉冲的振荡频率为60，积分电容等于1000 pF。 （ 10 分）500 Hz，占空比等于1 ）画出电路连接图；2）画出工作波形图；3）计算R1、 R2的取值。用中规模集成十六进制同步计数器括状态 0000 和 1111， 并且利用CO可以附加必要的门电路（10 分）74161 设计一个13 进制的计数器。要求计数器必须包端作 13进制计数器的进位输出。74161 的功能表如下，输入输出R

23、dLDETEPCPD0D1D2D3Q0Q1Q2Q30000010d0d1d2d3d0d1d2d374161 功能表D0EPETCO741611111计数110保 持 , CO =01110保持CPQ0Q1 Q2Q3一选择题（18分）1 c2c6 A7B二判断题（10分）1 （）2 （×）9 （×）10 （）LDRD图 5.2试卷 C答案3c8A3 （×解： （ 1） Vi 0.3V 时，三极管截止，工作在截止区，（ 2） Vi 5V 时，三极管导通，工作在饱和区，四、分析题1 Y A D Y B AD AC2、1)Qn+11=XQ2Q n+12=Q1Q249c5b

24、B） 4 （） 5Vo 5V ；VoVce(max)0VY=XQ 1 Q22）（ 3）当 X=1 时，该电路为三进制计数器五：应用题1 解： （ 1）由图可以写出表达式：Y1 A B CY2 AB AC BC（ 2）真值表如下：ABCABACBCBCY2Y1000000000001000101010000101011001010100000001101010110110100110111111011（3）判断逻辑功能：Y2Y1 表示输入1的个数。2 解： （ 1）输入A、 B、 C 按题中设定，并设输出M L 1 时，开小水泵M L 0 时，关小水泵M S 1 时，开大水泵M S 1 时，关大

25、水泵；ABCMLMS0000000101010××01110100××101××110××111113）由真值表化简整理得到：2）根据题意列出真值表：M LBABC ABCABCABCM Lm2m3m6 m7m2m3m6m7M SABCABC ABCABCABCABCM Sm1m4m5 m6m7m1m4m5m6 m74）令 A=A,B=B,C=C ，画出电路图：1) “ 0101”“ 1111”“ 1111”2) “ 0110”时复位4、 （ 1 ）单稳态（ 2） 20mS试题 D选择题（18分）1下列说法正确的是

26、（）a. 2 个 OC 结构与非门线与得到与或非门。b. 与门不能做成集电集开路输出结构c. 或门不能做成集电集开路输出结构d. 或非门不能做成集电集开路输出结构2下列说法正确的是（）a. 利用三态门电路只可单向传输b 三态门输出端有可能出现三种状态（高阻态、高电平、低电平）c. 三态门是普通电路的基础上附加控制电路而构成。d. 利用三态门电路可实现双向传输3 TTL 反相器输入为低电平时其静态输入电流约为（）a100mAb5mAc1mAd500mA4下列等式不正确的是（5下列等式正确的是（6下列描述不正确的是（a. ABC = A+ B + Cb. (A+B)(A+C) =A+BCc. A(

27、 A B )=A+ Bd. AB+ A C+BC=AB+a. A+AB+B=A +Bc. A( AB )=A+ BAC)b.d.)AB+ A B =A+ BAA B C=BCa D 触发器具有两个有效状态，当Q=0 时触发器处于0 态b移位寄存器除具有数据寄存功能外还可构成计数器c主从JK 触发器的主触发器具有一次翻转性d边沿触发器具有前沿触发和后沿触发两种方式，能有效克服同步触发器的空翻现象7电路如下图（图中为下降沿Jk 触发器） ，触发器当前状态Q3 Q2 Q1 为“110”，请问时钟作用下，触发器下一状态为（）1a “ 101” b “ 010”c “ 110” d “ 111”8、下列

28、描述不正确的是（）a译码器、数据选择器、EPROM 均可用于实现组合逻辑函数。b寄存器、存储器均可用于存储数据。c将移位寄存器首尾相连可构成环形计数器d上面描述至少有一个不正确9下列描述不正确的是（）a EEPROM 具有数据长期保存的功能且比EPROM 在数据改写上更方便b右图所示为由555 定时器接成的多谐振荡器c DAC的含义是数- 模转换、ADC的含义是模数转换d上面描述至少有一个不正确一 判断题（9 分）1两个二进制数相加，并加上来自高位的进位，称为全加，所用的电路为全加器（）2在优先编码器电路中允许同时输入2 个以上的编码信号（）3利用三态门可以实现数据的双向传输。（）4有些OC

29、门能直接驱动小型继电器。（）5 构成一个5 进制计数器需要5 个触发器（）6 RS 触发器、JK 触发器均具有状态翻转功能（）7 当时序逻辑电路存在有效循环时该电路能自启动（）8 施密特触发器电路具有两个稳态，而单稳态触发器电路只具有一个稳态（）9可用ADC 将麦克风信号转换后送入计算机中处理时（）三计算题（8 分）1、 在图 1 的反相器电路中，Vcc=5V,VEE=-10V,Rc=2K,R1=5.1K, R2=20K , 三极管的电流放大系数 =30，饱和压降VCE（sat0=0.1V, 输入的高低电平分别为V1H=5V、 V1L=0V,计算输入高、低电平时对应的输出电平。VCCRc（Vo

30、） YA R1 (Vi)R2VE E图32 已知一个8 位权电阻DAC 输入的 8 位二进制数码用16 进制表示为40H ，参考电源2RFUREF=-8V，取转换比例系数R 为1。求转换后的模拟信号由电压UO24分）1 用卡诺图法将下列函数化为最简与或式1） 、 Y= A B +B C + A+ B +ABC2）、 Y（A,B,C,D）=（m3, m5, m6, m7 ,m10） ,给定的约束条件为m0+ m1+m2+m4+m8=02分析下面的电路并回答问题（触发器为TTL 系列）41） 写出电路激励方程、状态方程、输出方程2） 画出电路的有效状态图3） 该电路具有什么逻辑功能五应用题（41

31、分）析图 5 所示电路，写出输出Z 的逻辑函数式。并用卡化简为最简与或式。选 1 数据选择器CC4512 的功能表如下A2A1A0Y000D0001D1010D2011D3100D4101D5110D6111D7AY0BY1CY2Y3Y4Y5Y6Y7831SL4723-8 译码器 74LS138 的真值表如下：序 号输入输出ABCY0Y1Y2Y3Y4Y5Y6Y70000011111111000101111112001110111113001111011114010111101115010111110116011111111017011111111103-8 译码器74LS138 的真值表请利用

32、3 8 译码器和若干与或非门设计一个多输出的组合逻辑电路。Z1=A C + A BC+A B CZ2= AB+A BCZ3= ABC + B C +ABC3 74LS161 逻辑符号及功能表如下74LS161 功能表CR LD CTP CTT CP D 0 D1D30 ×××10×d311 1 1×××××3Q2 0 d3 Q1 00d1 Q 00d0Q0 d（ 1）假定 161 当前状态Q3 Q2 Q1Q0为“1101”请问在几个CP作用下，CO信号将产生555 定时器的功能表UURD输出UOTD状态I

33、1×I2×020导通UccU CC>3> 310导通21U>3CC 3UCC1截止<312U1保持保持ccU CC<3>31211截止UCCU CC<3<31（ 2）请用置数法设计一个七进制记数器（可附加必要的门电路）并画出状态图4 试分析上图所示电路中输入信U I的作用并解释电路的工作原理D -答案选择题（18分）1 a 2 b 3 c4 c 5 a 6 a7 D8 D 9 B判断题（9 分）1 ×2 3 45×6×7×89三计算题(8 分)答： VI=0V,B-E 为反电压，Ic=0

34、,V0=VCC=5VVI=5V, B-E 为 正 电 压 ， 导 通 后 VBE=0.7V, 计 算 得Ib=0.308mA>Ibs=(5-0.1)/(2*30)=0.082mA. 饱和，V0=VCE(sat0=0.1V.2 2V24分）2 用卡诺图法将下列函数化为最简与或式1） 、 Y= A B +B C + A+ B +ABCP41 13(3) Y= C +A+ B +C +ABC=12)、 Y(A,B,C,D)=(m3, m5, m6, m7 ,m10) ,给定的约束条件为m0+ m1+m2+m4+m8=0P43-20(4) Y= B D + A3 （ 1） 3 个 CP4输入信号

35、UI=0 电路不工作；输入信号UI=1，多谐振荡器五应用题（41 分）分析图 2 所示电路，写出输出Z 的逻辑函数式。并用卡洛图法化简为最简与或式。p182-148 选 1 数据选择器CC4512 的功能表如下A2A1A0Y000D0001D1010D2011D3100D4101D5110D6111D7答：A2=A,A1=B,A0=C.Z=D( A B C + A B C+A B C +A B C)+ A B C + D AB C=BD+ ABC+BC D2、利用3 8 译码器和若干与或非门设计一个多输出的组合逻辑电路。输出的逻辑式为：P158Z1=A C + A BC+A B CZ2= AB

36、+A BCZ3= ABC + B C +ABCAY0BY1CY2Y3Y4Y5Y6Y731 S L4 74）序输入输出号ABCY0Y1Y2Y3Y4Y5Y6Y7000001111111100010111111200111011111300111101111401011110111501011111011601111111101701111111110（3-8 译码器74LS138 的真值表）答： Z1=A C + A BC+A B C= m3+m4+m5+m6Z2= AB+A B C=m2+m3+m5Z3= A B C + B C +ABC =m0+m2+m4+m7试题 E小题 2 分，共 20

37、分）1下列四个数中，与十进制数（163)2A、 （A3） 16C、 （ 000101100011） 8421BCDN 个变量可以构成多少个最大项（A、 NNC、 210不相等的是（B、 （ 10100011） 2D、 （ 203） 8）B、 2ND、 2N-1）B 、开关D 、整流B 、低速度，肖特基D 、低电压，低速度3下列功能不是二极管的常用功能的是（A、检波C、放大4关于器件74LS02 中， LS 是指（A、低电压，肖特基C、低功耗，肖特基5译码器的输入地址线为4 根，那么输出线为多少根（）A、 8B、 12C、 16D、 206用或非门构成钟控R-S 触发器发生竞争现象时，输入端的变

38、化是（）A、 00 11B、 01 10C、 1100D、 10017一个4K 赫兹的方波信号经4 分频后，下列说法错误的是（）A、频率变为1K 赫兹B、周期为2 × 10 3秒C、信号频带宽度变小D、模4同步计数器有4个有效状态8用PROM 来实现组合逻辑电路，他的可编程阵列是（）A、与阵列B、或阵列C、与阵列和或阵列都可以D、以上说法都不对9 A/D 转换器中，转换速度最高的为（）转换A、并联比较型B、逐次逼近型C、双积分型D、计数型10 MAXPLUS-II 是哪个 PLD 厂家的 PLD 开发软件（）A、 LatticeB、 AlteraC、 XilinxD、 Actel二、

39、填空题（把正确的内容填在题后的括号内。每小题3 分，共 15 分。 ）1存储器按存取方式可分为三类，即：，0-15V，采用四舍五入法量化，模拟输入表示保留，×表示不保留）2设4 位逐次逼近型A/D 转换器的电压转换范围为8.59V，转换的逼近过程是（其中括号中用( ) ( )( ) ( )3时序电路中的时序图的主要作用是：4施密特触发器在波形整形应用中能有效消除叠加在脉冲信号上的噪声，是因为它具有什么特性？5既能传送模拟信号，又能传送数字信号的门电路是三、简答题（每小题5 分，共 10 分）1请写出RS、 JK、 D、 T 触发器的状态转移方程，并解释为什么有的触发器有约束方程。2请

40、回答两个状态等价的条件是什么？四、分析题（25 分）1 .分析如图由3 线 -8 线译码器74LS138 构成的电路，写出输出Si和 Ci的逻辑函数表达式，说明其逻辑功能。（ 6 分）SiCi2 .问图示电路的计数长度N 是多少？能自启动吗？画出状态转换图。（ 7 分）3 .分析如图电路，列出状态转换图，说明它的功能。其中 74195为集成移位寄存器器，SH /LD为移位和同步置数控制端，CR 为异步清零端，J 和 K 为工作方式控制端，控制功能表如下。（ 12分）K 功能SH/LDK D0 D1 D2 D31CPCRC7419500置 0-左移01保持-左移10取反-左移11置 1- 左移Q

41、0 Q1 Q2 Q3 Q33 （ 12 分）五、设计题（30 分）1 8 选 1 数据选择器CC4512 的逻辑功能如表所示，电路符号如图所示。用CC4512 和最少的门电路产生如下逻辑函数，要求变量ABC 分别对应于A2A1A0输入管脚，画出降维图和电路连接图。（ 15 分）D0 D1 D2 D3 D4 DA0A1CC4512A2YF ABCD ACD B CD B(A C)DCC4512 功能表DISINHA2A1A0Y00000D000001D100010D200011D300100D400101D500110D600111D701×××01××××高阻M=02用上升沿JK 触发器设计一个按自然态序进行计数的可控模值同步