MA3420E中断系统知识讲解

1、MAX3420E 中断系统引言MAX3420E 可与任何 SPI 主操纵器相连， 构成全速 USB 外 设器件。尽管由 MAX3420 治理底层 USB 信令，然而需要 处理 USB 事件时， SPI 主操纵器必须参与处理。 MAX3420 的 INT 引脚指示有中断发生， SPI 主操纵器读取 14 个中断 请求位，确定需要服务的中断。要紧由这些中断请求 (IRQ) 位确定 MAX3420E 的工作过程。注意： SPI 主操纵器能够是微操纵器、 DSP 、ASIC 或者任 何具备 SPI 端口的器件， 并能提供 SCLK 信号。 本文档使用 的术语“SP主操纵器”和微操纵器”含义相同。MAX

2、3420E 中断逻辑中断逻辑。阴影部分是可通过 SPI图 1 所示为 MAX3420E 访问的寄存器位。IRQ 位 每一个中断源都有一个用于锁存服务请求的触发器。 触发器 的输出即为 IRQ ，它出现在 MAX3420E 寄存器中。 IRQ 位 提供两种功能：读取一个 IRQ 位，将返回 IRQ 触发器的状态。写入一个 “1至” IRQ 位，将清除 IRQ 触发器， 写入“0至” IRQ 位，不改变触发器状态。能够在任意时刻读取 IRQ 位，它反映了 IRQ 触发器的状态。 按照上面第 2 条，写入 1 而不是 0 来清除所选的 IRQ 位， 这一过程不需要读 -修改 -写周期。举例讲明，假设

3、 MAX3420E 的 IRQ 位与一般的寄存器位一样，写 1 置位， 写 0 清除。现在，我们想要清除 USBIRQ 寄存器的 URESIRQ 位。图 2 所示为实现该操作的代码。由于 SPI 主操纵器通过写 1来清除一个 MAX3420E IRQ 位， 而写 0 不改变其他寄存器位， 因此 SPI 主操纵器能够直接写 入位屏蔽值来清除 URESIRQ 位。因此， 图 2 中的最后三条 语句能够由图 3 中的单条语句替代。IEN 位14 个 MAX3420E 中断的每一个都有相应的中断使能 （IEN） 位°IEN位和IRQ触发器输出进行 与”操作，决定是否向INT 引脚传送中断请求

4、 （图 1）。14 个 IRQ 触发器通过门控电路后， 进行 “或 ”操作，形成一个内部中断请求信号，传送至中断引 脚逻辑模块。注意，不管 IEN 位的状态如何， IRQ 位都指示中断悬挂状态。 如此， 即使中断不触发 INT 引脚， 固件仍能够检查该悬挂中 断。假如您的程序需要检查一个 IRQ 寄存器 “是否悬挂中断 ”， 一个简单的方法是读取 IRQ 和 IEN 寄存器，对它们进行 “与 操作，检查现在指示 等待和被使能的IRQ”位。零值表示没 有使能的中断处于悬挂状态。IE 位SPI 主操纵器通过 IE 位使能或者禁止 INT 引脚。由于该位 阻碍到所有的中断，因此通常称之为全局中断使能

5、。不论IRQ 或者 IEN 位的状态如何，当 IE = 0 时， INT 引脚无效。中断引脚逻辑两个寄存器位 INTLEVEL （ 参考下面的讨论 ）和 POSINT 操纵 INT 引脚的工作方式。在设置 IE = 1 之前，应先设置这两个 配置位。电平模式， INTLEVEL = 1 某些微操纵器系统使用低电平有效中断。采纳这种配置时， MAX3420E 采纳一个开漏极晶体管驱动 INT 引脚至地。由 于引脚只能驱动为低电平， 因此， 需要在 INT 引脚和逻辑电 源之间接一个上拉电阻。 该模式支持多个芯片的 INT 引脚输 出（每个均为开漏输出 ）连接在一起，并使用单个上拉电阻。 由于任何

6、一个芯片输出都可将该引脚拉低， 因此这种逻辑有 时也称为 “线或”。关于这种类型的系统， 设置 INTLEVEL = 1 。边沿模式， INTLEVEL = 0 （ 缺省值 ）MAX3420E INT 引脚也能够驱动边沿有效的中断系统， 现在 微操纵器在其中断输入引脚上检查 0-1 或者 1-0 跳变。这是 MAX3420E 的缺省模式， INTLEVEL = 0 。 SPI 主操纵器通 过第二个 POSINT 位设置边沿极性。当 POSINT = 1 时， MAX3420E 为悬挂中断输出一个 0-1 跳变。当 POSINT = 0 （缺省值 ）时， MAX3420E 为悬挂中断输出一个 1

7、-0 跳变。在图 1 中，请注意以下几方面 :假如一个 IRQ 位置位，而其对应的 IEN 位清零，则 IRQ 可 不能阻碍 INT 输出引脚。然而，中断仍处于悬挂状态。永久 能够读取 IRQ 位以获得其状态，可向对应的寄存器位写1，将 IRQ 位清零。悬挂中断 （IRQ 位是 1）的 IEN 位出现 0-1 跳变时将产生中断 INT 引脚可连接至微操纵器的中断系统。此外，微操纵器能 够轮询 INT 引脚，以确定 MAX3420E 是否有中断处于悬挂 状态。最适合轮询的模式是电平模式 （INTLEVEL = 1） ，这是 因为在边沿模式中， INT 引脚输出的脉冲可能太窄，微操纵 器无法探测到

8、 （ 参考下面的讨论 ）。请注意，电平模式需要在 INT 引脚和 VL 之间连接一个上拉电阻。INT 引脚波形 电平模式图 4 所示为电平模式下的 MAX3420E INT 引脚波形。 INT 引脚静态为高电平 （上拉至 VL） 。假设图中两个中断的 IEN 位置为 1，全局 IE 位置为 1，那么将出现以下事件。 （下面 标有字母的条目对应图 4 中相同字母标出的事件。 ）发生一个中断请求，使 MAX3420E INT 引脚置低。 注意：尽管 MAX3420E 中断输出引脚被称为 INT 引脚，它 有时也是负极性 （例如在电平模式下 ）。SPI 主操纵器完成中断服务后， 向 IRQ 位写入

9、1 ，将其清零。INT引脚返回至静态咼电平。（a）和（b）之间的间隔是中断置 位其 IRQ 位和 SPI 主操纵器清除 IRQ 位之间的时刻。 产生另一个中断请求，将 INT 引脚拉低。当第一个中断请求处于悬挂状态时，产生了第二个中断请 求。 INT 电平没有变化， 因为至少有一个中断处于悬挂状态。 （实际上，此刻有两个中断处于悬挂状态。）SPI 主操纵器完成一个中断服务后，向 IRQ 位写入 1，将其 清零。由于仍有一个中断处于悬挂状态， INT 引脚保持低电 平。SPI 主操纵器处理完剩下的中断请求，向 IRQ 位写入 1，将 其清零。 没有中断处于悬挂状态， 因此 INT 引脚返回至静态

10、 咼电平。注意：假如一个中断的 IRQ 触发器 （图 1） 置位，则认为该中 断处于悬挂状态。这种逻辑能够专门好地处理 INT 引脚轮询。假如 MAX3420E 的任何部分需要服务， 同时其中断已被使能， 那么 INT 引脚 变为低电平。在微操纵器清除最后一个悬挂IRQ位之前，INT引脚一直保持低电平。边沿模式图 5 所示为两种极性边沿模式下的 MAX3420E INT 引脚波 形，极性由 POSINT 位操纵。 波形与电平模式的相似， 但有 两处不同。在两种条件下， INT 引脚产生边沿跳变：一个 IRQ 位变为有效状态 （其 IRQ 触发器产生 0-1 跳变）。 处理器清除一个 IRQ 位

11、（向其写入 1），其他 IRQ 处于悬挂状 态。第二个条件确保还有中断需要服务时处理器能够检测到边 沿跳变。除了产生边沿跳变外，与电平模式一样， INT 引脚也具有有 效和无效状态。 INT 引脚的无效状态取决于 POSINT 位设置 的边沿极性。 在这点上， 边沿模式与电平模式相似， 查看 INT 引脚的状态就能够明白是否有中断处于悬挂状态：在负极性边沿模式下，假如没有悬挂中断， INT 引脚为高电 平；假如有悬挂中断，则为低电平。在正极性边沿模式下，假如没有悬挂中断， INT 引脚为低电 平；假如有悬挂中断，则为高电平。以下讲明解释了 INT 引脚的有效和无效状态。 有效状态意味 着至少有

12、一个中断处于悬挂状态； 无效状态是指没有中断处 于悬挂状态。假设中断已被使能，将出现以下事件。（下面标有字母的条目对应图 5 中相同字母标出的事件。 ） 产生一个中断请求时， MAX3420E INT 引脚出现一个边沿跳 变。边沿的极性取决于 POSINT 位的设置。 由于中断仍处于 悬挂状态， INT 引脚保持其有效状态。SPI 主操纵器完成中断服务后， 向 IRQ 位写入 1 ，将其清零。MAX3420E INT 引脚返回至无效状态。图中 （a）和（b）之间的 间隔（1）是产生中断和 SPI 主操纵器清除 IRQ 位之间的时刻。 产生另一个中断请求时， MAX3420E INT 引脚产生一

13、个边沿 跳变，并保持其有效状态。当第一个中断请求处于悬挂状态时， 又产生了第二个中断请 求。 MAX3420E INT 引脚必须产生另一个边沿跳变， 因此该 引脚在无效和有效状态之间产生跳变脉冲， 从而提供正确的 边沿极性。在MAX3420E中，亥脉冲的宽度固定为 10.67 ys。 由于还有中断处于悬挂状态， INT 引脚保持在有效状态。SPI 主操纵器完成一个悬挂中断服务后， 向其 IRQ 位写入 1， 将其清除。与第（d）步一样，INT引脚产生另一个边沿跳变。SPI 主操纵器处理完剩下的中断请求，向其IRQ 位写入 1，将其清除。没有中断处于悬挂状态，因此，INT 引脚返回至无效状态。中断寄存器表 1. 阴影部分的 MAX3420E 寄存器位操纵中断系统MAX3420E 具有两类 USB 中断，由表 1 中阴影部分的寄