电路与电子技术基础(62)

1、 6.3.1同步时序逻辑电路的分析步骤及分析实例 1）同步时序逻辑电路的分析步骤 （1）写方程 时钟方程 各个触发器时钟脉冲信号CP关系的逻辑表达式； 输出方程 时序逻辑电路各个输出信号的逻辑表达式，时序逻辑电路的输出由触发器的现态和时序电路的输入决定； 驱动方程 各个触发器输入端信号的逻辑表达式 特性方程 各个触发器的特性方程表达式 状态方程 将各个触发器的驱动方程分别带入相应的触发器特性方程得到的逻辑函数表达式。也就是各个触发器次态输出的逻辑表达式。 （2）计算求出状态表 把电路的输入和各个触发器的现态各种可能取值组合带入状态方程和输出方程进行计算，求出相应的次态和输出，从而列出状态表。不

2、能漏掉任何可能出现的现态和输入的取值；现态的起始值如果给定了，则可以从给定值开始依次进行计算，倘若未给定，那么就可以从自己设定的起始值开始依次计算。 （3）画出状态图、时序图并说明功能 状态图也称状态转换图，是电路由现态转换到次态的示意图。电路的时序图是只在时钟脉冲作用下，各触发器状态变化的波形图，也称时序电路的工作波形。2）同步时序逻辑电路的分析实例例6.3.1 分析如图所示时序逻辑电路，写出状态表，画出状态图。 状态表 （3）画出状态图 例6.3.2分析如图所示时序逻辑电路，写出状态表，画出状态图和时序图，说明功能。 （2）计算求出状态表 （3）画出状态图 （4）画出时序图 例6.3.3分

3、析如图所示时序逻辑电路，写出状态表，画出状态图并说明功能。 （2）计算求出状态表 （3）画出状态图 6.3.2 异步时序逻辑电路的分析实例及分析实例 1）异步时序逻辑电路的分析步骤 （2）写方程 时钟方程 各个触发器时钟脉冲信号CP关系的逻辑表达式，并标注触发沿； 输出方程 时序逻辑电路各个输出信号的逻辑表达式，时序逻辑电路的输出由触发器的现态和输入决定； 驱动方程 各个触发器输入端信号的逻辑表达式 特性方程 各个触发器的特性方程表达式 状态方程 将各个触发器的驱动方程分别带入相应的触发器特性方程得到的逻辑函数表达式。也就是各个触发器次态输出的逻辑表达式，并标注状态方程有效的时钟触发沿。 （2

4、）计算求出状态表 把电路的输入和各个触发器的现态各种可能取值组合带入状态方程和输出方程进行计算，求出相应的次态和输出，从而列出状态表。不能漏掉任何可能出现的现态和输入的取值；现态的起始值如果给定了，则可以从给定值开始依次进行计算，倘若未给定，那么就可以从自己设定的起始值开始依次计算。尤其要注意注意状态方程有效和无效时所决定的状态，即在有效的时钟条件下，状即在有效的时钟条件下，状态方程有效；不具备时钟条件时，状态方程无效，态方程有效；不具备时钟条件时，状态方程无效，即触发器保持原来状态。即触发器保持原来状态。 （3）画出状态图、时序图并说明功能 2）异步时序逻辑电路的分析实例 例6.3.4分析如

5、图所示时序逻辑电路，写出状态表，画出状态图、时序图并说明功能。 （2）计算求出状态表 （3）画出状态图 （4）时序图 例6.3.5分析如图所示时序逻辑电路，写出状态表，画出状态图、时序图并说明功能。 （2）计算求出状态表 （3）画出状态图 （4）时序图 6.4.1 计数器的概念及分类1.计数的概念（1）计数器在数字电路中，把记忆输入CP脉冲个数的操作称为计数，能实现计数操作的电子电路称为计数。所以这里所说的计数器是指能记忆输入时钟脉冲CP个数的电子电路。（2）计数器的应用 计数器的应用十分广泛，从各种各样的小型数字仪表到大型电子数字计算机，几乎是无所不在，计数器是任何数字仪表乃至数字系统中不可

6、缺少的组成部分。2.计数器的分类1）按数的进制分（1）二进制计数器 当输入计数脉冲到来时，按二进制数规律进行计数的电路称为二进制计数器。（2）十进制计数器当输入计数脉冲到来时，按十进制数规律进行计数的电路称为二进制计数器。（3）N进制计数器 除了二进制和十进制计数器以外的其它进制计数器称为N进制计数器，例如：N=12进制的12进制计数器，N=60的60进制计时器等。2）按计数时是递增还是递减分（1）加法计数器 当输入计数脉冲到来时，按递增规律进行计数的电路称为加法计数器。（2）减法计数器当输入计数脉冲到来时，按递减规律进行计数的电路称为加法计数器。（3）可逆计数器在加减信号的控制下，既可以进行

7、递增计数，又可以进行递减计数的电路称为可逆计数器。3）按计数器中触发器翻转是否同步分（1）同步计数器 当输入计数脉冲到来时，要更新状态的触发器都是同时翻转的计数器称为同步计数器。从电路结构上看，计数器中各个时钟触发器的时钟信号都是输入计数脉冲。（2）异步计数器 当输入计数脉冲到来时，要更新状态的触发器翻转有先有后，是异步的，这种计数器称为异步计数器。从电路结构上看，计数器中各个时钟触发器，有的触发器其时钟信号是输入计数脉冲，有的触发器其时钟信号却是其它触发器的输出。4）按计数器中使用的开关元件分（1）TTL计数器 TTL计数器问世较早，品种规格齐全，多为中规模集成电路。（2）CMOS计数器 C

8、MOS计数器较TTL计数器问世稍晚，品种规格也很多，它具有CMOS集成电路的共同特点，集成度很高。 6.4.2 集成计数器及应用 1.集成计数器名 称型号功能集成四位二进制同步加法计数器74LS16174LS163异步清零、同步并行置数、保持同步清零、其它功能同上集成四位二进制同步可逆计数器74LS19174LS193异步并行置数、无清零功能（单时钟）异步清零、异步置数（双时钟）集成四位二进制同步可逆计数器集成四位二进制异步加法计数器74LS16974LS197异步并行置数、无清零功能（单时钟）异步清零、异步置数集成十进制同步加法计数器74LS16074LS162异步清零、同步并行置数、保持同

9、步清零、其它功能同上集成十进制同步可逆计数器74LS19074LS19274LS168异步并行置数、无清零功能、保持（单时钟）异步清零、异步置数、保持（双时钟）异步并行置数、无清零功能、保持（单时钟）集成二、五、十进制异步加法计数器74LS29074LS196清零、置9功能（双时钟） 2.集成计数器的应用 1）集成同步二进制加法计数器74LS161（74161）和74LS163（74163）及其应用 （1）逻辑符号 集成同步二进制加法计数器74LS161（74161）和74LS163（74163）的逻辑符号 为同步置数控制端， 为异步清零控制端， 和 为计数控制端， 为并行数据输入端， 为输出

10、端。C为进位输出端。LDCRETEP30 DD30 QQ （2）功能表 集成同步二进制加法计数器74LS161（74161）的功能表 集成同步二进制加法计数器74LS163（74163）的功能表 (3) 应用 用已有的用已有的N进制芯片，组成进制芯片，组成M进制计数器进制计数器（NM）。 有反馈置零法和反馈置数法， 其计数状态图 反馈置零法获得任意M进制计数器利用计数器的清零功能可获得M进制计数器，这时并行数据输入端可接任意数据。集成例6.4.1 （1）应用74LS161的异步清零功能实现六进制计数器。 （2）应用74LS163的同步清零功能实现六进制计数器。解：应用74LS161的异步清零功

11、能实现六进制计数器。应用74LS163的同步清零功能实现六进制计数器。 反馈置数法获得任意M进制计数器 利用计数器的置数功能可获得M进制计数器，这时应先将计数起始数据预先置入计数器。 例6.4.2 （1）应用74LS161的同步置数功能实现十进制计数器。 （2）应用74LS161的同步置数功能实现十进制计数器，其状态在自然二进制码01101111间循环。 （3）应用74LS161的同步置数功能实现十进制计数器，其状态在自然二进制码00111100间循环。 解： 应用74LS161的同步置数功能实现十进制计数器。应用74LS161的同步置数功能实现十进制计数器，其状态在自然二进制码0110111

12、1间循环。（3）应用74LS161的同步置数功能实现十进制计数器，其状态在自然二进制码00111100间循环。 用已有的用已有的N进制芯片，组成进制芯片，组成M进制计数器进制计数器（NM）。）。 反馈置零法获得任意M进制计数器 例6.4.3 （1）应用74LS160的异步清零功能实现六进制计数器。 （2）应用74LS160的同步清零功能实现六进制计数器。 解：构成方法完全与例6.4.1一样。 反馈置数法获得任意M进制计数器 例6.4.4 （1）应用74LS160的同步置数功能实现六进制计数器。 （2）应用74LS160的同步置数功能实现六进制计数器，其状态在自然二进制码00111000间循环。

13、 仿照例6.4.2的方法用74LS160的同步置数功能实现六进制计数器如图 （1）应用74LS160的同步置数功能实现六进制计数器。 （2）应用74LS160的同步置数功能实现六进制计数器，其状态在自然二进制码00111000间循环。 用已有的用已有的N进制芯片，组成进制芯片，组成M进制计数器进制计数器（NM）,即N进制芯片的级联应用。 用两片74LS160实现的100进制计数器 用两片74LS160实现的60进制计数器。 用两片74LS162实现的60进制计数器 用两片74LS160实现的29进制计数器。 3）计数器其它应用 （1）计数器+译码器顺序节拍脉冲发生器，实现电路如图 （2）计数器

14、+数据选择器序列脉冲发生器，实现电路如图 发生的序列为00010111。 6.5.1 寄存器 用以存放二进制代码的电路称为寄存器。 74LS175和74LS194的功能表 6.5.2 移位寄存器 具有存放数码和使数码逐位左移或右移的电路称为移位寄存器。移位寄存器分为单向移位寄存器和双向移位寄存器两种。在单向移位寄存器中，每输入一个移位脉冲，寄存器中的数码可向左或向右移一位。而双向移位寄存器则在控制信号的作用下，既可进行左移又可以进行右移操作。移位寄存器不仅可以用来移位、存储数码，还可以用来实现数据的串行-并行转换、并行-串行转换以及数据的处理等功能。 1.单向移位寄存器4个边沿D触发器组成的4位右移位寄存器。这4个D触发器的时钟端连在一起接时钟信号，因此为同步时序逻辑电路。数码由的FF0的DI端串行输入。 2.双向移位寄存器由前面讨论的单向移位寄存器工作原理可知，右移位寄存器和左移位寄存器的电路结构是基本相同的，如果适当地加入一些控制电路和控制信号，就可以将右移位寄存器和左移位寄存器结合在一起，构成双向移位寄存器。4位双向移位寄存器74LS194的逻辑符号 6.5.3 移位寄存器的应用 1.顺序脉冲发生器