PCI9054详细资料

1、 本文介绍近期工程用到了 CPCI，便上网搜集了一下 PCI的资料，CPCI是 PCI的子集，所 用桥接芯片分主从两种，在此不赘述了。至于 PCI,本人整理介绍如下： 随着 Windows 图形用户界面的迅速开展，以及多媒体技术的广泛应用，要求系统具有高速 图形处理和I/O 吞吐能力，这使原有的 ISA、EISA 总线远远不能适应而成为整个系统的主 要瓶颈。为此，1991 年下半年，Intel 公司首先提出 PCI 概念，并联合 旧M、Compaq、AST、 HP Apple、NCR、DEC 等 100 多家公司共谋计算机总线开展大业，成立了 PCI集团。 PCI: Peripheral Co

2、mponent Interconnect,外围设备互联总线，是一种局部总线，已成为局部 总线的新标准，广泛用于当前高档微机、工作站，以及便携式微机。主要用于连接显示卡、 网卡、声卡。PCI总线是 32 位同步复用总线。其地址和数据线引脚是 AD31 AD0。PCI的 工作频率为 33MHz。 一 PCI总线特性 1. PCI总线特点 (1) 传输速率高 最大数据传输率为 132MB/S，当数据宽度升级到 64 位，数据传输率可 达 264MB/S。这是其他总线难以比较的。它大大缓解了数据 I/O 瓶颈，使高性能 CPU 的功 能得以充分发挥，适应高速设备数据传输的需要。 (2) 多总线共存采用

3、 PCI总线可在一个系统中让多种总线共存， 容纳不同速度的设备一 起工作。通过 HOST-PCI桥接组件芯片，使 CPU 总线和 PCI总线桥接；通过 PCI-ISA/EISA 桥接组件芯片，将 PCI总线与 ISA/EISA 总线桥接，构成一个分层次的多总线系统。高速设 备从 ISA/EISA 总线卸下来，移到 PCI总线上，低速设备仍可挂在 ISA/EISA 总线上，继承 原有资源，扩大了系统的兼容性。 (3) 独立于 CPU PCI总线不依附于某一具体处理器，即 PCI总线支持多种处理器及将来 开展的新处理器，在更改处理器品种时，更换相应的桥接组件即可。 (4) 自动识别与配置外设 用户

4、使用方便。 (5) 并行操作能力。 2. PCI总线的主要性能 (1) 总线时钟频率 33.3MHz/66.6MHz 。 (2) 总线宽度 32 位/64 位。 (3) 最大数据传输率 132MB/s(264MB/s)。 支持 64 位寻址。 (5)适应 5V 和 3.3V 电源环境。 二PCI总线信号 PCI总线标准所定义的信号线通常分成必需的和可选的两大类。 其信号线总数为 120 条(包 括电源、地、保存引脚等)。其中，必需信号线：主控设备 49 条，目标设备 47 条。可选信 号线：51条(主要用于 64 位扩展、中断请求、高速缓存支持等) 。 主设备是指取得了总线控制权的设备， 而被

5、主设备选中以进行数据交换的设备称为从设 备或目标设备。作为主设备需要 49 条信号线，假设作为目标设备，那么需要 47 条信号线，可选 的信号线有 51 条。利用这些信号线便可以传输数据、地址，实现接口控制、仲裁及系统的 功能。PCI局部 总线信号如下列图所示。下面按功能分组进行说明。 1. 系统信号 CLK IN:系统时钟信号，为所有 PCI传输提供时序，对于所有的 PCI设备都是输入信 号。其频率最高可达 33MHz/66MHz，这一频率也称为 PCI的工作频率。 RST# IN :复位信号。用来迫使所有 PCI专用的存放器、定序器和信号转为初始状态。 2. 地址和数据信号 AD31 :

6、: 00T/S :地址、数据复用的信号。PCI总线上地址和数据的传输， 必需在 FRAME# 有效期间进行。当 FRAME#有效时的第 1个时钟，AD31 : : 00上的信号为地址信号，称地 址期；当 IRDY#和 TRDY#同时有效时，AD31 : : 00上的信号为数据信号，称数据期。一 个 PCI总线传输周期包含一个地址期和接着的一个或多个数据期。 C/BE3 : : 0# T/S:总线命令和字节允许复用信号。在地址期，这 4 条线上传输的时总 线命令；在数据期，它们传输的时字节允许信号，用来指定在数据期， AD31 : : 00线上 4 个数据字节中哪些字节为有效数据，以进行传输。

7、PAR T/S:奇偶校验信号。它通过 AD31 : : 00和 C/BE3 : : 0进行奇偶校验。主设备为 地址周期和写数据周期驱动 PAR,从设备为读数据周期驱动 PAR。 3. 接口控制信号 FRAME# S/T/S :帧周期信号，由主设备驱动。表示一次总线传输的开始和持续时间。 当 FRAME#有效时，预示总线传输的开始；在其有效期间，先传地址，后传数据；当 FRAME# 撤消时，预示总线传输结束，并在 IRDY#有效时进行最后一个数据期的数据传送。 IRDY# S/T/S :主设备准备好信号。IRDY#要与 TRDY#联合使用，当二者同时有效时， 数据方能传输，否那么，即为未准备好二

8、进入等待周期。在写周期，该信号有效时，表示数据 已由主设备提交到 AD31 : : 00线上；在读周期，该信号有效时，表示主设备已做好接收数 据的准备。 TRDY# S/T/S:从设备被选中的设备准备好信号。同样 TRDY#要与 IRDY#联合使 用，只有二者同时有效，数据才能传输。 STOP# S/T/S :从设备要求主设备停止当前的数据传送的信号。显然，该信号应由从设 备发出。 LOCK# S/T/S :锁定信号。当对一个设备进行可能需要多个总线传输周期才能完成的操 作时，使用锁定信号 LOCK#,进行独占性访问。例如，某一设备带有自己的存储器，那么 它必需能进行锁定， 以便实现对该存储器

9、的完全独占性访问。 也就是说，对此设备的操作是 排它性的。 IDSEL IN :初始化设备选择信号。在参数配置读 /写传输期间，用作片选信号。 DEVSEL# S/T/S :设备选择信号。该信号由从设备在识别处地址时发出，当它有效时， 说明总线上有某处的某一设备已被选中，并作为当前访问的从设备。 4. 仲裁信号只用于总线主控器 REQ# T/S:总线占用请求信号。该信号有效说明驱动它的设备要求使用总线。它是一 个点到点的信号线，任何主设备都有它自己的 REQ#信号。 GNT# T/S:总线占用允许信号。该信号有效，表示申请占用总线的设备的请求已获得 比准。 5. 错误报告信号 PERR# S/

10、T/S :数据奇偶校验错误报告信号。一个设备只有在响应设备选择信号 DEVSEL# 和完成数据期之后，才能报告一个 PERR#。 SERR# O/D :系统错误报告信号。用做报告地址奇偶错、 特殊命令序列中的数据奇偶错， 以及其他可能引起灾难性后果的系统错误。它可由任何设备发出。 6. 中断信号 在 PCI总线中，中断是可选项，不一定必须具有。 INTA# O/D :用于请求中断。 INTB# O/D、INTC# O/D、INTD# O/D :用于请求中断，仅对多功能设备有意义。所谓 的多功能设备是指：将几个相互独立的功能集中在一个设备中。 各功能与中断线之间的连接 是任意的，没有任何附加限制

11、。 7. 其他可选信号 (1 )高速缓存支持信号： SBO# IN/OUT、SDONE IN/OUT (2) 64 位总线扩展信号： REQ64# S/T/S、ACK65# S/T/S、AD63 : : 32T/S、C/BE7 : 4#T/S、PAR64 T/S。 (3 )测试访问端口 /边界扫描信号： TCK IN、TDI IN、TDO OUT、TMS IN、TRST# IN。 9054 特性说明 PLX9054 作为一种接口芯片，在 pci总线和 local总线之间传递信息。 PCI卡就是利 用 plx9054 的这一特性，通过接口控制电路 ，为外围设备和 pc机间 搭建一座硬件桥，完 成

12、数据的顺利传输。下面介绍一种具体的实现方法。 4.1 接口芯片的工作方式选择 4.1.1 本地总线工作方式 选择 Plx9054 本地总线可以工作在 M , C, J 三种模式。 M 模式是专门为 motorola 公司的 mcu 设计的工作模式。这种模式专门为 motorola 公 司的 mpc850 和 mpc860 提供直接的非复用的接口。 C 模式是一种类似于单片机的工作方式 。在这种工作模式下，9054 芯片通过片间逻 辑控制，将 pci 的地址线和数据线分开，很方便地为本地工作时序提供各种高难工作方式 ， 一般较为广泛的应用于系统设计中。对于这种工作方式 ，设计者只要严格的把握时序

13、的控 制，把 local端和 pci端的各种时序控制线的时序过程严格控制，就可以很好的应用 9054 芯 片。 J 模式是一种没有 local master的工作模式，它的好处 是地址数据线没有分开，严格 仿效 pci总线的时序。只是为了时序的控制， 增加了很多的控制信号， 这样为设计者了解 pci 协议和更好的控制 pci通信提供了更好的空间。 本课题选用 plx9054 的 c模式工作方式 。plx9054 的工作方式可利用模式选择引脚加 以选择。对于 176pin-PQFP封装的 plx9054 芯片。模式选择引脚为 pin156 (mode1), pin157 (mode。)，组合方式

14、如图 4-1/根据上述组合，在本电路设计中，将 mode。和 mode1 引脚拉 低，以确保 mode0: 1=00。图4-1 本地总线工作模式选择 4.1.2 数据数据传输模式选择 9054 支持主模式，从模式，dma 传输模式，可以用于试配卡和嵌入式系统，下面分 别予以简单介绍。 主模式(pci initiator ) 操作 主模式操作就是允许本地的 cpu 访问 pci 总线的内存和 I/O接口。模式选择必须在 pci 命令存放器中使能给出。如 pci主设备存储器和 i/o范围存放器，pci基址存放器，主设备配 置和命令存放器等。主模式操作包括 pci主设备存储器和 i/o译码，pci主

15、设备存储器和 i/o 配置访问，pci双地址周期访问，pci主设备存储器写并无效等操作。 从设备(pci target) 从模式就是允许 pci总线上的主控设备访问局部总线上的 plx9054 的配置存放器和内 存，支持突发和单周期动模式传输。 Plx9054 通过 16 字长的 pci从设备度 FIFO 和 32 字长的 pci从设备写 FIFO，来支持从 pci总线到局部总线上的突发和单周期存储器映射访问和 i/o 映射访问。Pci基址存放器用来设定 pci存储器和 i/o地址空间。从模式操作包括延时读操作， 提前读操作等。这种模式有非复用的地址和数据总线，电路设计，时序和控制相对简单。

16、(direct memory access)操作 Plx9054 有一个强大的双通道分散 /收集 dma 控制器，支持 pci主机和适配器内存 的高效突发传输。两个独立的 dma 通道能从局部总线到 pci总线和从 pci总线到局部总线传 输数据。每个通道包括一个 dma 控制器和一个专用双向 FIFO。两个通道都支持块传输，分 散/收集传输，应用或者不用 EOT传输等。模式选择在 plx9054 成为一个 pci总线主设备之 前由主设备使能位(pcicr2)使能。另外，两个 dma 通道都能编程实现 8, 16, 32bit局部 总线带宽，使能/使无效内部等待周期，使能/使无效局部总线突发传

17、输；执行 pci存储器写 并无效操作；设置 pci中断(inta)或看是否本地中断( )等 对于数据传输模式的选择， 主要是根据硬件制作者对硬件设计的需求而定的。 当硬件制作者选择有 pci发起控制的时候， 那么 9054 应该为 pci的工作目标，这时候应选择 9054 的 pci target 方式。当硬件制作者选择由 本地端发起控制的时候 ，9054 成为主控设备，而 pci那么成为 9054 的工作目标，这种情况 应选择婆 4的 pci master方式。而在数据进行 dma传输的时候，9054 对 pci端和 local端都 是主控设备，本身就具有 dma 控制器，完全可以

18、脱离 pc机进行 dma 控制，这时候，9054 就工作在 dma 传输方式。本课题就是由 pc机发起控制请求向外部 sram读写数据的，所以 选择 plx9054 从模式(pci target)传输方式。在这种模式下， plx9054 对 pci端是目标设备， 对 local端那么是主控设备， 下面以 pci target 读为例给出了从模式下 plx9054 数传输图，如图 4-2 所示图 4-2 pci target 读 在这种传输模式下，9054 作为本地总线主控设备通过 lhold#和 lhokda#进行 本地总线仲裁。 下面简要表达一下仲裁过程。 当 plx9054 接收到 pci

19、端发出的读写控制命令后，向本 地端发出 lhold控制信号，表示 pci端已经准备完成，就回送 lholda 信号给 9054,说明双方 都已准备就绪，可以进行正常的操作和下一步的功能实现。否那么等待 12 个时钟周期就释放 总线。具体仲裁时序如下。 图4-3本地总线仲裁 4-2接口电路设计和实现 4-2-1电路硬件结构图 Plx9054作为一 种桥接芯片，提供了 pci总线，eeprom, local 总线三种接口，硬件电路结构框图如图 4-4 所 示。电路分为三局部。 下面分别介绍各局部的接口电路。 4-2-1-1plx9054 与 pci bus 的接口 1 连接信号说明硬件接口电路的第

20、一局部时 9054 与 pci插槽间的连接信号线。这些信号包括地址数据服用信号 c/be3:0和 pci协议控制信号 PAR,.FRAME#,TRDY#,STOP# , IDSEL , DEVSEL#等。电路连接中，将彼此对应的信号线 连接在一起。 图 4-4 硬件电路结构图在判词总线信号中， 除了 RST#,INTA#INTD#之外，其他的所 有信号都在时钟上升沿被采样。每个信号都有相对于时钟前沿的建立和保持时间。 在此期间， 不允许有信号跳动。 该事件一过，信号的变化就无关紧要了， 这种建立和保持时间对于不同 信号其情况是不同的。对于 lock# , irdy# , trdy#, fram

21、e#, devsel#, stop#。Req#, gnt#和 perr#这些信号在每个时钟前沿都有建立和保持时间。对于 c/be3 : 0#在传输总线命令时， 要在 frame#第一次建立时对应得时钟边沿上遵循和保持时间的关系。假设传输字节使能信号 是，要在完成一个地址期或数据期之后的每一个时钟边沿保证相应的建立和保持时间。 PLX9054 与 EEPROM 的接口 1. EEPROM 的选择 PLX54 推荐的串行 EEPROM 可以使用 5V 供电的串行 EEPROM 如下所示： (1) Fairchild Semicondctor 公司的 FM93CS46L ; (2)

22、Holtel公司的 HT93 LC46 (把 ORG引脚拉高以设置成 16 位) (3) Integrated Silicon Solution 公司的 IS93C46; (4) Microchip Technology 公司的 93C46B,83LC46B 或 93AA46 (把 ORG 引脚拉高以 设置成16 位) (5) Rohm 公司的 BR93LC46; (6 )Seiko 公司的 S 93C46A (7) ST Microeletronic 公司的 M93C46 或 M93S46 或其他兼容的串行 EEPROM。 本课题选用 Microchip Technology 公司的串行 E

23、EPROM 96LC66B 作为 PLX9054 的 配置存储器。 96LC66B是一个4K的低电压串行电可查处 PROM存储器，用来组成一个 256 X6位 的存储块。93LC66B具有 3 线穿行接口总线功能， 并与 Microwire工业标准兼容。该器件的 最低单电源工作电压可到 2.5V，商用/工业用温度范围(一 40C to + 85C),具有先进的 CMOS 技术。这些都使 93LC66B成为实现低功耗，非易失性存储器应用系统的理想器件。 93LC66B 具有 8 脚 PDIP封装和外表粘贴 SOIC 封装两种封装形式。 2. EEPROM 的接口 PLX9054 有四根信号线用于

24、与 EEPROM 的接口： EESK.EEDO.EEDI.和 EECS,如 表 4- 1 所示。 串行 EEPROM 也有四根相应的引脚： CS.DI/DO.CLK。具体介绍如下： (1) CS CS是串行 EEPROM 的片选线 (2) DI/DO DI与 DO 接到一起与 EEDI、EEDO 相接，接一个上拉电组。在复位之后。 PCI9054 将会尝试着从 Serial EEPROM 中读取数据。第一个双字将用于标识是否该 Serial EEPROM 已被编程过，如果全为 1,那么表示为空的 Serial EEPROM :如果全为0,那么表示没有 Serial EEPROM。在这两种情况下

25、 PCI9054 将会使用默认值。等系统起来以后，再用 PLXMON 对 Serial EEPROM 编程即可。 (3) CLK 3.3V 的串行 EEPROM 时钟是由 PCI总线内部时钟分频得到的。 PCI9054 通过内部对 PCI时钟的 32 分频来产生串行 EEPROM 时钟。PLX9054 与 EEPROM 的电路连接图如图 4 -7 所示 4. 2. 1. 3 PLX9054 与 LOCAL BUS 的接口 1. 连接信号说明 硬件电路第三局部是 9054 与 Local 端联接。PLX9054 芯片 Local 端用到的局部引脚 信号描述如下： LHPLD :申请使用本地总线，

26、输出信号 ； LHOLDA :对 LHOLD 应答，输入信号； ADS :新的总线访问有效地址的开始，在总线访问 first clock 设置时，输出信号； BLAST :表示为总线访问的 last transfer,输出信号； LW/R :高电平表示读操作，的电平表示写操作，输出信号 ; LA :地址线。 LD :数据线。 READY :表示总线上读数据有效或写数据完成。 用以连接 PLX9054 等待状态产生器， 输入信号。 2. LOCAL总线上的数据传输 PCITarget 单周期写开始时， PLX9054 首先驱动 LHOLD 有效来申请 Local 总线，如 果 Local总线空闲

27、，控制模块驱动 LHOLDA 有效将总线控制交给 9054.接着，PLX9054 将驱 ADS # (地址锁存信号)、LW/R # (读写信号)、LBE # (字节使能信号)和 LA (地址信号)， 控制模块将对以上信号锁存和译码来确定目标及操作类型。 Local 端写操作的时序吐如图 4 8 所示。 在 LOCAL 端，本接口卡选用的存储器为 MOTOROLA 的 MCM6706B (32X8bit)，存储周期为 8ns。由于是静态 DATA 线和 ADDR 线直接与 MOTOROLA 的 SRAM 的 DAA和 ADDR线进行连接。另外将 9054的 LW/R线一分二：一根经过非门，变成负

28、向 信号；另一根不变，分别与 SRAM 的 WR 连接和 SRAM 的 RD 连接。 4. 2. 2 存放器配置 设计好接口电路后，硬件设计工作还只完成了一半。由于 PLX9054 是通用 PCI接口 功能芯片，它的功能还不一定能够满足用户的需求， 所以还要进行进一步的功能存放器配置， 以是接口电路具有特定的功能。 存放器的配置包括 EEPROM 初始化、LOCAL 功能存放器和 PCI 配置存放器的配置。 下面分别给以介绍。 4. 2. 2. 1 EEPROM 初始化 PLX9054 的配置方式要求 68 个字节的配置信息，主要包括以下信息：设备识别号、 供给商代码号、Local总线三个空间

29、的大小以及三个空间的基址等。可以利用编程器事先将 要配置的信息写入存放器中，也可以在 plxsdk 中的 plxmon 下对 EEPROM 进行配置。这样， 在计算机启动的时候将配置好我们申请的系统资源。具体配置过程如下： 1. EEPROM 的初始化 在计算机的加电自检期间， PCI总线的 RST#信号复位，PLX9054 内部存放器的默认 值作为回应。PLX9054 输出本地 LRESET #信号并检测串行 EEPROM。 如果串行 EEPROM 中的前 33 个比特不全为 1,那么 PLX9054 确定串行 EEPROM 非 空，用户可通过向 9054 的计出奇 CNTRL的 29 位写

30、 1 来加载 EEPROM 的内容到 PLX9054 的内部存放器； 如果串行数据开始为 1，那么标明串行 EEPROM 不存在。对于不存在串行 EEPROM 的 情况，需要把 EEDO 弓 I脚拉低以阻止错误检测到低开始位， 同时 pl9054停止串行 eeprom 的 加载，并转换到默认值：当串行 eeprom 有效位 CNTRL【28】=1 时，在串行 eeprom 中 会 读到真实或随机的数据。在这里我遇到了很大麻烦，开始进不了系统。找到原因之后发现 EEPROM 焊好之后无法进系统。经过屡次尝试才得以解决。 2. 读写 eeprom 读写串行 eeprom 的步骤如下 ： (1)通过

31、向 cntrl的 25 位写 1 来使能串行 eeprom 的片选信号 eecs (2) 向 cntrl的 24 位先写 0 再写 1 来产生串行 eeprom的时钟，在时钟的上升沿 进行数据的读写 (3) 向 eeprom写命令代码 (4) 假设串行 eeprom 存在，命令代码 传递以后返回 0 作为开始位 (5) 读写数据 (6) 向混合存放器 cntrl25写 0 来结束对 eeprom 的访问，此时 eecs 为低； 3. EEPROM 串行数据的加载 PLX9054 芯片加载 EEPROM 中的信息，先加载高 16 位31: 16,并且是从高有效位 31 开始，然后再加载低 16

32、位，从 15 位开始。因此加载顺序为器件 ID 号、生产商 ID 号类 码等等。表中的数据值可通过 EEPROM 烧入器来烧写。混合存放器 CNTRL允许每一时刻 对 EEPROM 的一位进行编程。局部被装载的数据如表 4-2 所示。 串行 EEPROM 中的数值也可以通过 PLXSdk 中的 PLXmon 中来配置。 图 4-9 是 PLxmon 界面下的 EEPROM 的配置窗口。 PLX9054 存放器配置 PLX9054 配置存放器的配置要根据具体的硬件设备进行配置。其配置的正确与否 是硬件设备能否正常工作的关键， 并且关系到硬件设备能否能够充分的发挥其性能， 可以说

33、其配置存放器的配置是使用 PC9054 芯片进行硬件设计能否成功的关键。 1. PCI配置存放器的配置 配置 PCI配置存放器比较简单。主要是填写生产商 ID 号，器件 ID 号，类码子系统 ID号和子系统生产商ID号。对于PCI9054，其生厂商ID号为10B5,器件ID号为9054,子 系统号为9054,子系统 ID 号为 10B5 ,类码号为 0680,表示其为桥设备中的其它桥设备类。 2. 本地配置存放器的配置 对于本地配置存放器的配置其实就是对本地地址空间及其本地总线属性的配置。这 些配置要根据实际开发的硬件板卡的硬件资源进行配置。 例如假设设计的接口卡只使用一个本 地地址空间，那么

34、只需对这一个地址空间向计算机申请得到对应的 PCI地址空间即可。PCI9054 在其本质上是一个桥设备，它把 PCI总线对某一段 PCI总线地址空间的各种操作包括读， 写等转换为相应的地址总线上的操作。 因此设备人员配置存放器的任务就是要把某一段本地 地址映射为 PCI地址，换一种说法就是当主机 CPU 要访问本地地址空间时，要知道其对应 的 PCI总线地址。 下面以本地地址空间 0 为例说明将本地地址总线映射到 PCI总线的过程。 先要设置本地地址空间 0 的范围。该存放器的值反映了要把该地址空间映射到 PCI 的内存地址空间还是 I/O 地址空间，以及该地址空间的大小。初始化 PLX905

35、4 芯片从 EEPROM 中读出该值后放入 PCI配置存放器地址中。当主机向其写入 FFFFFFFFH后再读回 其值，再为 1 的地方即表示需要分配的分配地址。例如当本地地址范围存放器的内容为 FFF00000H时，PCI总线给地址空间 3 分配的 PCI基地址可能时 12300000H ,注意这个时随 机的。该例中内存区域的大小是 1M。 接下来设置本地地址空间 0 的重新映射存放器，即填入翻译成地址 12300000H对应 的本地总线地址。例如可填入 04000001H说明其本地基地址为 04000000H。即 PCI总线上 对 PCI地址12300000H的访问亦即对 04000000H

36、单元的访问。 4.3 PCB板电气要求 设计高速模拟，数字混合电路时，既要充分考虑数字 IC 的芯片延时，以确保时序 的准确无误，又要特北在红是数字及模拟信号的干扰问题。汝高频信号线的布线， IC 电源 去耦，接地平面的设计，放大器噪声抑制等，这样才能保证设计速率和精度的要求。 PCI总线的电气标准定义了所有 PCI元件，系统扩展板的电气性能和约束，以及扩 展板连接器的引脚分配。因而在电路设计中，所有的关于 PCI的引线必须满足 PCI电气规 范。 下面简要介绍一下 PCB制板过程中所需要注意的一些电气要求。 1. 退耦 PLX9054 虽然利用 CMOS技术，对噪声有很好的抑制作用，但由一些

37、高速信号(如 PCI时钟信号)弓 I起的噪声必须要考虑。应中选用 0.1uf的电容作为去耦电容。去耦电容尽 量靠近电源和地。 2, 走线要求 (1) 从 PCI 插 槽边缘到 PLX9054 的 32 位数据总线的最大走线长度不得超过 1500mil。 (2) 从 PCI 插槽边缘到 PLX9054 的时钟信号走线长度必须为 2500mil (+/-100mil )。 该引线只能在 PCB 一面走线且在转角处要用弧形，切忌用直角。可以用 蛇形走线来满足 长度要求。 3, 功耗 所有的 PCI连接器都需要四条电源线： +5V,+3.3V,+12V,-12V。其中 3.3V 由需要该电 压的扩展板

38、提供，+5V 和+_12V 由系统提供。PCI板允许最大功率为 25W,可以从接插件 提供的所有四条电源线上得到这个总功率。 在最坏的情况下，所有的 25W 的功率只能从 PCI 插槽的+5V 和+3V 线上得到。另外，还要注意 PCI的控制信号根本都要求有上拉电阻，这 是 为 了 保 证 它 们 在 没 有 设 备 驱 动 总 线 的 情 况 下 仍 具 有 稳 定 的 值 。 此 类 信 号 有 ： FRMAE#,TRDY#,IRDY#,DEVSEL#,STOP#,SERR# 等。此外，接口电路 PCB 板的设计还有很 多电气要求，这里不再 - 表述。 9054 简介： PCI9054 的

39、主要功能就是实现 PCI总线和本地总线(一般为哈佛结构)之间的数据通信，一 共有三种数据传输方式：主模式、从模式、 DMA 方式。 PCI9054 芯片内部主要由两路数据 FIFO 通道、内部存放器、EEPROM 和控制电路构成。两 个通道分别为 DMA0 和 DMA1，他们的功能根本相同，其中 DMA0 还可以传输命令指令。 PCI9054 有三种工作模式：M,J,C M 模式，直接为 Motorola 公司的 MPC850 和 MPC860 准备的非复用接口； C 模式，地址，数据线不复用； J 模式，地址数据线复用。 由于 M 模式使用范围比较小，J 模式使用起来控制比较复杂，一般使用

40、C 模式。 PIN 定义： 所有模式 AD31:0 (Address and Data)地址和时钟复用， 首先是一个地址段， 后面跟着一个或多个数 据段，支持突发模式的读写； C/BE3:0# (Bus Command and Byte Enables )总线命令和数据使能复用管脚，在 AD 为地址 线的时候作为总线命令，在 AD 为数据线的时候作为数据使能； DEVSEL# ( Device Select)有效的时候表示当前设备被选中，作为输入端口； FRAME# (Cyclone Frame)由主设备驱动，用来表示当前设备已经开始接入，总线开始传 输数据。有效：传输数据。无效：完成最后一个

41、数据的传输； GNT# (Grant)用来表示当前接入的设备已经被接受； IDSL (Initialization Device Select )在配置存放器读写的时候用做片选信号； INTA# (Interrupt A ) PCI 中断请求； IRDY# (Initiator Ready )说明当前数据有效，可以并要完成传输； LOCK# (Lock)提示有自动操作，需要消耗假设干个时钟来完成操作； PAR ( Parity)作为 AD 和 C/BE两局部总线的基偶校验，在传输地址的时候 PAR 要在地址 传输完毕后一个时钟周期保持稳定。对于数据段， PAR 要在 IRDY#或者 TRDY#

42、有效以后一 个时钟周期保持稳定。一旦 PAR 数据有效，将保持有效到当前数据或地址段传输结束； PCLK (Clock)系统时钟，9054 工作在 33MHz ; PERR# ( Parity Error)用来报告奇偶校验错误，不包括特殊周期； PME# (Power Management Event)唤醒中断； REQ# (Request)请求信号，通知总线判决器，当前设备必须使用总线； RST# (Reset)系统复位； SERR# (System Error)用来报告特殊周期的奇偶校验错误和其他系统错误； STOP# (Stop)要求主系统，停止当前设备的数据传输； TRAY# (Tar

43、get Ready)目标设备准备完毕，可以传输当前数据； BIGEND# ( Big Endian Select) CCS# (Configuration Register Select )低有效的片选信号; EECS (Serial EEPROM Chip Select )选择串行 EEPROM ; EEDI/DDEO (Serial EEPROM Data In/ Serial EEPROM Data Out )控制串行 EEPROM 读写数 据； EESK (Serial Data Clock ) EEPROM 读写时钟； ENUM# ( Enumeration)突发输出，用来表示一个使

44、用 PCI9054 芯片的适配器刚刚从一个 CPI总线通道里面参加或者移出； LCLK ( Local Processor Clock )本地时钟输入； LEDon/LEDin LED 控制； LFRAME# (PCI Buffered FRAME# Signal )指示 PCI 总线的状态； LINT# ( Local Interrupt)本地总线中断。输入到 9054,低有效，触发一个 PCI中断。作为 输出，等待到一个触发发生； LRESETo# ( Local Bus Reset Out)当 PCI9054 芯片被复位以后， 该管脚可以用来驱动其他芯 片的RESET#信号； MDREQ

45、#/MDPAF/EOT# MODE1:0 (Bus Mode) 11: M 模式；10： J 模式；01：保存；00： C 模式； TEST (Test Pin)芯片检测管脚，高为检测，低为工作，平时置低； USERi/BACK0#/LLOCKi# 复用管脚 USERo/DREQ0#/LLOCKo# 复用管脚 VDD 电源 VSS 地 C 模式： ADS# (Address Strobe)说明地址有效，总线有新设备接入； BLAST# ( Burst Last)该信号由本地总线控制，表示最后一个字符的传输； BREQi (Bus Request In)本地总线控制，数据从本地总线输入; BREQo (Bus Request Out) PCI 总线控制，数