大学微机原理第5章,半导体存储器

1、第5章 半导体存储器 5.1 存储器概述 5.2 随机存储器（RAM） 5.3 只读存储器（ROM） 5.4 存储器连接与扩展 5.1 存储器概述存储器概述存放待加工的原始数据和中间计算结果以及系统或存放待加工的原始数据和中间计算结果以及系统或 用户程序等用户程序等。 第第5 5章章 半导体存储器半导体存储器半导体存储器半导体存储器(本章内容本章内容)第第5 5章章 半导体存储器半导体存储器第第5 5章章 半导体存储器半导体存储器 2. 最大存取时间：最大存取时间： 访问一次存储器（对指定单元写入或读出）所需要的时间，这个时间的上限值即最大存取时间，一般为十几ns到几百ns。 从从CPU给出有

2、效的存储器地址到存储器输出有效数据所需要的时间给出有效的存储器地址到存储器输出有效数据所需要的时间1. 容量：容量：指一个存储器芯片能存储的二进制信息。 存储器芯片容量存储器芯片容量=存储单元数存储单元数每单元的数据位数每单元的数据位数 例：例：6264 8KB = 8K 8bit 6116 2KB = 2K 8bit 1字节=8 bit；1KB=210字节=1024字节；1MB=210KB=1024KB； 1GB=210MB=1024MB；1TB=210GB=1024GB。5.1.1 半导体存储器的性能指标半导体存储器的性能指标3. 其他指标：其他指标：功耗，工作电源，可靠性，集成度，价格等

3、。半导体存储器（Memory）随机存取存储器（RAM）只读存储器（ROM） 静态RAM（SRAM） 常用于Cache 动态RAM（DRAM）常用于内存条掩膜ROM可编程ROM（PROM）紫外线可擦除的PROM（EPROM）电可擦除的PROM（EEPROM）快擦写存储器（Flash Memory）5.1.2 半导体存储器的分类半导体存储器的分类u 由制造工艺，可分为双极型双极型、MOS型、电荷耦合器型。u 从应用角度可分为两大类：u RAM具有易失性，可读，可写，常用于存放数据、中间结果等。具有易失性，可读，可写，常用于存放数据、中间结果等。u ROM在程序执行时只能读不能写。常用于存放程序或不

4、易变的数据。在程序执行时只能读不能写。常用于存放程序或不易变的数据。 u 掩膜掩膜ROM不可改写。不可改写。u 可编程可编程PROM、EPROM、E2PROM及及FLASH在在 一定条件下可改写一定条件下可改写。第第5 5章章 半导体存储器半导体存储器一、一、RAM原理原理构成存储体（R-S触发器构成的存储矩阵）外围电路译码电路、缓冲器译码电路、缓冲器I/O控制电路控制电路 5.2 随机存取存储器随机存取存储器(RAM)第第5 5章章 半导体存储器半导体存储器5.2.1 静态静态RAM（SRAM）地址译码器存储矩阵数据缓冲器012n-101m控制逻辑CSR/Wn位地址m位数据存储芯片构成示意图

5、存储芯片构成示意图第第5 5章章 半导体存储器半导体存储器第第5 5章章 半导体存储器半导体存储器行线X列线Y六管基本存储电路写控制（高有效）数据线读控制（高有效）QQ1. 存储体存储体 一个基本存储电路能一个基本存储电路能存储存储1位位2#数。数。 （1）T1和和T2组成一个双稳组成一个双稳态触发器，用于保存数据。态触发器，用于保存数据。T3和和T4为负载管。为负载管。（2）如如O1点为数据点为数据Q，则则O2点为数据点为数据/Q。（3）行选择）行选择线有效（高电线有效（高电 平）时，平）时， O1 、 O2处的数据处的数据信息通过门控管信息通过门控管T5和和T6送至送至T7和和T8 。（4

6、）列选择）列选择线有效（高电线有效（高电 平）时，平）时， T7和和T8处的数据信处的数据信息通过门控管息通过门控管T7和和T8送至芯送至芯片片C的引脚，读控制线有效的引脚，读控制线有效则输出至数据线。则输出至数据线。2. 外围电路外围电路（1）地址译码器 对外部地址信号译码， 用以选择要访问的单元。 第第5 5章章 半导体存储器半导体存储器A0A1A2A3A4A5A6A7A8A9CEOEWE011023Y0Y1Y1023D(I/O)读写控制电路地址译码器 单地址译码单地址译码（右图1）： 译码器为10:1024， 译码输出线 2101024 根。 引线太多，制造困难。若要构成若要构成1K1b

7、个存储单元，个存储单元，需需10根地址线，根地址线，1根数据线。根数据线。 双地址译码双地址译码（右图2） ：u 有X、Y两个译码器，每个有10/2个输入，210/2个输出，共输出210/2 210/2=210（1024）个状态，而输出线只有2 210/2根。u 两个两个5:32译码器组成行列形式选中单元，译码器组成行列形式选中单元，大大减少引线。大大减少引线。A0A1A2A3A4Y031-0Y31CE OE WED(I/O)读写控制电路行译码器0-00-3131-31A5A6A7A8A9X0X31列译码器第第5 5章章 半导体存储器半导体存储器存储体存储体I/O缓缓冲冲 X译译码码Y译码译码

8、存储器控存储器控制逻辑制逻辑A0A1A P-1APA P+1 AKD0D1D N-1R/WCERAM基本结构框图基本结构框图（2）I/O控制电路ii.ii.接收R/W信号0 0 写有效写有效1 1 读有效读有效i.i.接收片选信号（CECE或CSCS）0 0 选中芯片选中芯片1 1 未选中未选中例：一片62256为32K*8的RAM 地址线15根， 数据线8根， RAM的控制信号为3根（WE,OE,CE）。常用RAM有： 6116 6264 62256低功耗 CMOS SRAM， 容量8K8bit； DIP封装，单一5V电源供电。 28PIN，输入输出电平与TTL兼容。最大存储时间70120n

9、s。第第5 5章章 半导体存储器半导体存储器1. 引脚及其含义引脚及其含义二、典型芯片二、典型芯片HM6264BL Din 写 0 1 0 Dout 读 0 1 1 0 高阻 输出禁止 1 1 1 0 高阻 低功耗 0 高阻 低功耗 1I/O信号 工作方式 OE WE CS2 CS1 表表 5-1 HM6242BL工作方式工作方式第第5 5章章 半导体存储器半导体存储器表表5-1为为HM6264BL工作方式真值表（功能表）。工作方式真值表（功能表）。2. 工作方式工作方式第第5 5章章 半导体存储器半导体存储器u（一）6225662256是32K*8的CMOS静态RAM 补充：典型存储器芯片和

10、译码器芯片补充：典型存储器芯片和译码器芯片第第5 5章章 半导体存储器半导体存储器12345678910111213141516171819202122232425262728A14A12A7A6A5A4A3A2A1A0D0D1D2GNDD3D4D5D6D7CSA10OEA11A9A8A13WEVCC1、62256引脚图A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0OECSWED7D6D5D4D3D2D1D02、62256逻辑图62256工作表（二）3-8译码器74LS13812345678910111213141516ABCG2AG2BG1Y7GNDY6Y5Y4Y3Y

11、2Y1Y0VCC1、74LS138引脚图Y0Y1Y2Y3Y4Y5Y6Y7G1G2AG2BCBA2、74LS138原理图74LS138引脚功能（1）片选信号：G1G2AG2B（2）引脚CBA译码Y0到Y7有效 容量是256K4，片内需18个地址信号，外接9根地址线，由内部多路开关将外部18根地址线分两次送入。基于预测技术的基于预测技术的DRAM、同步同步DRAMSDRAM、基于协议的、基于协议的DRDRAMDirect Rambus DRAM 5.2.4 高集成度高集成度RAM（IRAM） 又称又称RAM条（内存条），条（内存条），将多片DRAM芯片装配在印刷电路板上，直接插在微机内MEM插座上

12、。特点：特点：动态刷新电路集成在片内，克服了DRAM需外接刷新电路 的缺点，从而兼有动、静RAM的优点。主要产品有主要产品有: Intel 2186、2187（8K8位)。 第第5 5章章 半导体存储器半导体存储器动、静动、静RAM比较：比较： 动：容量大，速度慢，功耗低，刷新电路复杂。 静：容量小，速度快，功耗大，无刷新电路。 典型芯片典型芯片uPD424256uPD4242565.2.3 高速高速RAM（由由DRAM进行改进，因进行改进，因RAM价格高）价格高）5.2.2 动态动态RAM（DRAM）动态基本存储电路是利用MOS管栅极和源极之间的电容存储信息.因此需要周期性地对电容充电.第第

13、5 5章章 半导体存储器半导体存储器 5.3 只读存储器（只读存储器（ROM） 掩膜ROM芯片所存储的信息由芯片制造厂家完成，用户不能修改。 掩膜ROM以有有/无无跨接管子来区分0/1信息：有为0，无（被光刻而去掉）（被光刻而去掉）为1。5.3.1 掩膜掩膜ROM和和PROM一、掩膜一、掩膜ROM（Read Only Memory）位线位线字线字线 D3D2D1D0单元单元0 1010单元单元1 1101单元单元20101单元单元30110典型的PROM基本存储电路如下图所示。芯片出厂时，开关管T1与位线（数据线）之间以熔丝相连。用户可对其进行一次性编程（熔断或保留熔丝以区分“1/0”）： P

14、ROM基本存储电路基本存储电路第第5 5章章 半导体存储器半导体存储器二、二、PROM（Programmable ROM）可编写）可编写ROMPROM的写入要由专用的电路（大电流、高电压）和程序完成。第第5 5章章 半导体存储器半导体存储器5.3.2 可擦除的可擦除的PROM 一、一、EPROM（紫外线可擦除）紫外线可擦除） （擦除（擦除后内容全为后内容全为“1” ）通常可互换。引脚OE，CE都为0时，D0D7端可读到数据。Vpp=12.5V或更高时，可写入，有专用写入器。典型芯片典型芯片（27系列）系列） 2716 2K8bit 2732 4K8bit 27512 64K8bit第第5 5章

15、章 半导体存储器半导体存储器二、二、EEPROM（电可擦除）（电可擦除） 特点：特点： 1. 在线改写，简单，在单一在线改写，简单，在单一5V电源下即可完成。电源下即可完成。 2. 擦除与写入同步，约擦除与写入同步，约10ms。有些有些E2PROM设有写入结束标志以供设有写入结束标志以供查询或申请中断。查询或申请中断。 3. 一般为并行总线传输，如：一般为并行总线传输，如：2864，引脚与，引脚与2764完全兼容，最大存取完全兼容，最大存取时间时间200ns，编程与工作电压均为编程与工作电压均为5V。 4. 具备具备RAM、ROM的优点的优点,但写入时间较长。但写入时间较长。 三、快擦写存储器

16、三、快擦写存储器（Flash memory) 类似类似EEPROM。它采用一种非挥发性存储技术，即掉电后数据信它采用一种非挥发性存储技术，即掉电后数据信息可以长期保存息可以长期保存 。又能在线擦除和重写又能在线擦除和重写，擦除的是整个存储器阵列或擦除的是整个存储器阵列或者是一个大的存储单元块，而不是一个字节一个字节的擦除者是一个大的存储单元块，而不是一个字节一个字节的擦除。需几秒。需几秒钟时间，但擦除次数有限。钟时间，但擦除次数有限。 产品型号有： 28F256 32K8bit 29010 128K8bit第第5 5章章 半导体存储器半导体存储器 5.4 存储器连接与扩充存储器连接与扩充需考虑

17、的问题需考虑的问题 总线连接（AB、CB、DB） 时序配合 驱动能力 若用存贮芯片构成存贮系统，或对已有的存贮系统进行容量扩充时，需要通过总线将RAM、ROM芯片同CPU连接起来，并使之协调工作。5.4.1 存储器芯片选择存储器芯片选择第第5 5章章 半导体存贮器半导体存贮器 SRAM与CPU连接简单，无需接口电路，在小型系 统中、智能仪表中采用。 DRAM集成度高，但需刷新电路，与CPU的接口复 杂，仅在需要较大存贮容量的计算机产品中应用。 一、类型选择一、类型选择RAM存储用户的调试程序、程序的中间运算结果及掉 电时无需保护的I/O数据及参数等。ROM具有非易失性。 EPROM 存放系统（

18、监控）程序，无需在线修改的 参数。 E2PROM数据、参数等有掉电保护要求的数据。 特别：特别：利用后备电源，配合掉电保护电路，也可以保证静态 RAM在掉电后数据不丢失。第第5 5章章 半导体存贮器半导体存贮器在在CPU时序介绍中了解到：时序介绍中了解到： CPU进行读操作时，什么时候送地址信号进行读操作时，什么时候送地址信号, 什么时候从数据什么时候从数据线上读数据线上读数据, 其时序是固定的。从其时序是固定的。从T1状态开始到地址信号有效：状态开始到地址信号有效： TCLAVmax=110ns对对MEM： 从外部输入地址信号有效，到把内部数据送至数据总线上的从外部输入地址信号有效，到把内部

19、数据送至数据总线上的时序也是固定的，由存储器的内部结构和制造工艺决定。时序也是固定的，由存储器的内部结构和制造工艺决定。 6264读取时间读取时间tAAmax70ns 二、存储器芯片与二、存储器芯片与CPU的时序配合（以的时序配合（以“存储器读存储器读”为例）为例）MEM与与CPU工作速度的匹配问题。工作速度的匹配问题。 所以，从所以，从T1状态开始到状态开始到 6264 中指定单元读出信息到数据总线中指定单元读出信息到数据总线上的时间为：上的时间为： TCLAVmaxtAAmax110ns70ns 180 ns第第5 5章章 半导体存贮器半导体存贮器u CPU在在T3的下跳沿（的下跳沿（T3

20、、T4交界处）采样数据总线以得到数据。交界处）采样数据总线以得到数据。 为确保采样的数据是可靠的，则要求RAM输出到总线上的数据比T3后沿提前 TDVCL时间已稳定 。 即：即：3T-TDVCL=3200ns-30ns=570ns 570ns180ns 所以，对于所以，对于6264来说，能与来说，能与CPU在时序上很好地配合。在时序上很好地配合。 若不能很好地配合，需要在若不能很好地配合，需要在T3T4间插入间插入Tw。 u 当当CPU与与MEM连接时，两者时序要配合。连接时，两者时序要配合。 即，当CPU发出读数据信号的时侯，存储器已把数据输出并稳定在数据总线上，这时CPU才能读到数据。 前

21、已述及前已述及 从从T1状态开始到状态开始到 6264 中指定单元读出信息到数据总线上的时间为：中指定单元读出信息到数据总线上的时间为： TCLAVmaxtAAmax110ns70ns 180 nsu 通常，为简化外围电路及充分发挥通常，为简化外围电路及充分发挥CPU的工作速度，应尽可能的工作速度，应尽可能 选择与选择与CPU时序相匹配的芯片。时序相匹配的芯片。5.4.2 存储器容量扩充存储器容量扩充 当单片存储器芯片的容量不能满足系统容量要求时，可多片组合以扩充位数扩充位数或存贮单元数存贮单元数。 本节以RAM扩充为例，ROM的处理方法与之相同。第第5 5章章 半导体存贮器半导体存贮器=2（

22、片） 一、位数扩充一、位数扩充 例：例：用8K8bit的6264扩充形成8K16bit的芯片组，所需芯片： 8K16bit 8K8bit 方法方法 两个芯片的地址线两个芯片的地址线、片选信号片选信号 及读及读/写控制线分别互连；写控制线分别互连； 两个芯片的数据线各自独立，两个芯片的数据线各自独立， 一片作低一片作低8位（位（D0D7）, 另一片另一片 作高作高8位（位（D8D15）。）。 即，每个即，每个16位数据的高、低字位数据的高、低字 节节 分别存于两个芯片，一次读分别存于两个芯片，一次读/写写 操作同时访问两个芯片中的同地操作同时访问两个芯片中的同地 址单元。址单元。具体连接如右。具

23、体连接如右。第第5 5章章 半导体存贮器半导体存贮器 二、单元数扩充二、单元数扩充 例：例：用8K8bit的6264扩充形成32K8bit的存储区,需要的8K8 芯片数为： 32K/8K=4（片）8K8芯片 A14 A13 A12A0 地址范围 0 0 0 000至1110000H1FFFH 1 0 1 000至1112000H3FFFH 2 1 0 000至1114000H5FFFH 3 1 1 000至1116000H7FFFH 连接时：连接时： A0A12，D7D0，R/W等同名信号连接在一起。 由于容量的扩充，增加了两位地址线，译码后产生 4个片选信号，用于区分4个芯片。 这样，32K

24、的地址范围在4个芯片中的分配为：v 称地址线称地址线A0A12实现片内寻址，实现片内寻址，A13A14实现片间寻址。实现片间寻址。第第5 5章章 半导体存贮器半导体存贮器v 当单元数与位数都要扩充时，将以上两者结合起来。当单元数与位数都要扩充时，将以上两者结合起来。如：如： 用用8K8芯片构成芯片构成32K16存储区，需要存储区，需要42个个芯片。芯片。 （1）先扩充位数，每）先扩充位数，每2个芯片一组，构成个芯片一组，构成4个个8K16芯片组；芯片组； （2）再扩充单元数，将这）再扩充单元数，将这4个芯片组组合成个芯片组组合成32K16存储区。存储区。 扩充连接图扩充连接图 5.5 8086

25、/8088与存储器连接与存储器连接1全译码法全译码法片内寻址未用的片内寻址未用的全部全部高位地址线都参加译码，译码高位地址线都参加译码，译码 输出作为片选信号，使得每个存贮器单元地址唯一。输出作为片选信号，使得每个存贮器单元地址唯一。 译码电路比较复杂。一般用3-8译码器或可编程器件等实现。2.部分译码法部分译码法除片内寻址外的高位地址的除片内寻址外的高位地址的一部分一部分来译码产生片来译码产生片 选信号选信号（简单简单）3.线选法线选法用除片内寻址外的高位地址线中的用除片内寻址外的高位地址线中的任一根任一根做为片选信做为片选信 号，直接接各存储器的片选端来区别各芯片的地址。号，直接接各存储器

26、的片选端来区别各芯片的地址。第第5 5章章 半导体存贮器半导体存贮器 设设CPU引脚已经外围芯片引脚已经外围芯片（锁存器、驱动器锁存器、驱动器），可以连接存），可以连接存贮器或贮器或I/O接口电路。接口电路。 以以8088系统总线与系统总线与SRAM连接为例，连接为例，AB、CB、DB如何连？如何连？例：例：用用4片片6264构成构成32K8的存贮区。的存贮区。 片内地址连接片内地址连接A0A12， 高位地址线高位地址线A19A13译码后产生译码后产生6264的片选信号。一般有三种译码的片选信号。一般有三种译码方式：方式：第第5 5章章 半导体存贮器半导体存贮器例：例：用用4片片6264构成构

27、成32K8的存贮区。的存贮区。 1. 全译码法全译码法 高位地址线高位地址线A19A13全部参加译码，产生全部参加译码，产生6264的片选信号。的片选信号。注：注：MEMW=IO/M+WR MEMR=IO/M+RD 整个32K8存储器的地址范围： 00000H07FFFH仅占用8088 1M容量的32K地址范围。全译码的优点地址唯一实现地址连续便于扩充第第5 5章章 半导体存贮器半导体存贮器部分译码法部分译码法 除片内寻址外的高位地址的一部分来译码产生片选信号（简单简单）。特点：特点：地址重叠，每个地址有 2（2015）= 25个重叠地址。令未用到的高位地址全为令未用到的高位地址全为0，则，则

28、称为基本存贮器地址。称为基本存贮器地址。地址范围如下：地址范围如下： 芯片A19A15A14 A13A12A0地址范围0 0 0 000至111 00000HF9FFFH内1 0 1 000至111 02000HFBFFFH内 芯片A19A15A14 A13A12A0地址范围0 000000 0 000至111 00000H01FFFH 1000000 1 000至111 02000H03FFFH 2000001 0 000至111 04000H05FFFH 3 000001 1 000至111 06000H07FFFH 基本地址： A19A1500000 第第5 5章章 半导体存贮器半导体存贮器3线选法线选法 用除片内寻址外的高位地址线中的任一根做为片选信号，直接接各存储器的片选端来区别各芯片的地址。特点：特点： 线选法也有地址重叠区。 地址不连续，但简单。 例：用线选法产生4片6264 （0#3#） 片选信号： A16A13用作片选， A19A