《数字逻辑》--实验指导书2015最新

1、数字逻辑实验指导书计算机科学与技术与学院二一五年目 录实验一 集成门电路逻辑功能测试及逻辑变换1实验二 组合逻辑电路功能测试及应用电路设计5实验三 触发器的应用9实验四 计数器及其设计12实验一 集成门电路逻辑功能测试及逻辑变换【目的与要求】1、掌握TTL集成逻辑门电路的逻辑功能和测试方法。2、掌握TTL器件的使用规则以及实现逻辑变换的方法。3、学习查阅集成电路器件手册，熟悉集成电路封装与引脚。4、熟悉数字电路实验装置的结构、基本功能和使用方法。【实验仪器和器件】1、 数字电路实验箱2、 实验器件74LS00、74LS32、74LS86【实验原理】74LS00为二输入四与非门，即在一块集成芯片

2、内含有四个互相独立的与非门，每个与非门有两个输入端。与非门的逻辑功能是：当输入端中有一个或一个以上是低电平时，输出端为高电平；只有当输入端全部为高电平时，输出端才是低电平。其逻辑表达式为：。74LS32为二输入四或门，即在一块集成芯片内含有四个互相独立的或门，每个或有两个输入端。或门的逻辑功能是：当输入端中有一个或一个以上是高电平时，输出端为高电平；只有当输入端全部为低电平时，输出端才是低电平。其逻辑表达式为：Y=A+B。74LS54是一个2-3-3-2输入与或非门，其逻辑功能为：74LS86为二输入四异或门，即在一块集成芯片内含有四个互相独立的异或门，每个异或门有两个输入端。异或门的逻辑功能

3、是：当两个输入为相同的电平时，输出端为低电平；当两个输入为不同的电平时，输出端为高电平。其逻辑表达式为：。 【实验内容】1、集成逻辑门电路的功能测试（1）测试与非门74LS00的逻辑功能，给出测试电路及其真值表。74LS00真值表ABY（2）测试或门74LS54的逻辑功能，给出其真值表。由于实验箱输入端个数的限制，所以为了在现有实验条件下测试其功能，对芯片与或非门74LS54做如下的连接并进行测试，结果填入下表。 1 0 074LS54真值表ABCDY（3）测试或门74LS32的逻辑功能，给出其真值表。74LS32真值表ABY（4）测试异或门74LS86的逻辑功能，给出其真值表。74LS86真

4、值表ABY2、逻辑变换用74LS00器件组成下列电路，给出实现电路并测试其逻辑功能。（1） 与门F=AB（2） 或非门F=（3） 与或门F=AB+CD（4） 异或门 【实验要求】记录、整理实验结果，并对结果进行分析。【思考题】1、什么叫正逻辑、负逻辑？什么叫混合逻辑？2、集成电路的逻辑功能可以用几种方式来表示？【集成电路芯片简介】数字电路实验中所用到的集成芯片都是双列直插式的，其引脚排列识别方法是：正对集成电路型号（如74LS00）或看标记（左边的缺口或小圆点标记），从左下角开始按逆时针方向以1，2，3，依次排列到最后一脚（在左上角）。在标准形TTL集成电路中，电源端VCC一般排在左上端，接地

5、端GND一般排在右下端。如74LS00为14脚芯片，14脚为VCC，7脚为GND。若集成芯片引脚上的功能标号为NC，则表示该引脚为空脚，与内部电路不连接。【附录】 集成电路型号、功能及引脚图 74LS00 2输入四与非门 74LS54 2-3-3-2输入与或非门 74LS86 2输入四异或门 74LS32 2输入四或门16实验二 组合逻辑电路功能测试及应用电路设计【实验目的】1、熟悉常用组合逻辑电路的特点，掌握常用组合电路的功能和测试方法。2、掌握利用常用组合逻辑电路构成组合电路的设计方法。3、熟悉数字电路实验装置的结构、基本功能和使用方法。【实验仪器和器件】1、数字电路实验箱2、实验器件74

6、LS138、74LS151、74LS00、74LS20、74LS54、74LS86等。【实验原理】1、数据选择器数据选择器又叫“多路开关”。数据选择器在地址码（或叫选择控制）的控制下，从几个数据输入中选择一个并将其送到一个公共的输出端。数据选择器的功能类似一个多掷开关，如图2-1所示，图中有八路数据输入D0D7，通过选择控制信号A2、A1、A0（地址码）从八路数据中选中某一路数据送至输出端Y。D0D1数据输入输出YA0 A1 A2地址码D6D7图2-1 八选一数据选择器示意图数据选择器为目前逻辑设计中应用十分广泛的逻辑部件，它有2选1、4选1、8选1、16选1等类别。 2译码器译码器是一个多输

7、入、多输出的组合逻辑电路。它的作用是把给定的代码进行“翻译”，变成相应的状态，使输出通道中相应的一路有信号输出。译码器在数字系统中有广泛的用途，可用于代码的转换、终端的数字显示、数据分配、存储器地址译码等，常用译码器有通用译码器和显示译码器。变量译码器（又称二进制译码器），用以表示输入变量的状态，如2线4线、3线8线和4线16线译码器。若有n个输入变量，则有2n个不同的组合状态，就有2n 个输出端供其使用。而每一个输出所代表的函数对应于n个输入变量的最小项。【实验内容】 1、常用组合电路逻辑功能验证（1） 测试3-8译码器74LS138的逻辑功能，给出真值表。74LS138真值表输入G1101

8、1 1 111111 ×000000001 ×00000000A2××00001 11 1A1××00110011A0××01010101输出（2） 测试数据选择器74LS151的逻辑功能，给出真值表。74LS151真值表A2A1A0Y1×××0100000001001000110100010101100111 2、组合逻辑电路的设计（1）用74LS151设计一个三变量的多数表决电路，写出设计过程并进行硬件测试，给出测试电路。（2）用74LS138设计一个全加器电路，写出设计过程并进行

9、硬件测试，给出测试电路。【实验要求】记录、整理实验结果，并对结果进行分析。【附录】 集成电路型号、功能及引脚图74LS20 4输入双与非门74LS138 3-8线译码器74LS151 8选1数据选择器实验三 触发器的应用【实验目的】1、掌握各类触发器的逻辑功能、动作特点及使用方法。2、熟悉常用集成触发器的功能及应用。3、掌握触发器功能转换的方法。【实验仪器和器件】1、数字电路实验箱2、实验器件74LS74、74LS76、74LS00、74LS20等【实验原理】触发器具有两个稳定状态，用以表示逻辑状态“1”和“0”，通常把 Q0、1的状态定为触发器“0”状态；而把Q1，0定为“1”状态。在一定的

10、输入信号作用下，可以从一个稳定状态转移到另一个稳定状态，它是一个具有记忆功能的二进制信息存储器件，是构成各种时序电路的最基本逻辑单元。1基本RS触发器图3-1由两个与非门交叉耦合构成的基本RS触发器，它具有置“0”、置“1”和“保持”三种功能。通常称为置“1”端，因为0（1）时触发器被置“1”；为置“0”端，因为0（1）时触发器被置“0”，当1时状态保持；0时，触发器为无效状态，应避免此种情况发生。图3-1 基本RS触发器2D触发器在输入信号为单端的情况下，D触发器用起来最为方便，其状态方程为Qn+1D，本实验采用74LS74双D触发器，其输出状态的更新发生在CP脉冲的上升沿，故又称为上升沿触

11、发的边沿触发器，触发器的状态只取决于时钟到来前D端的状态，D触发器的应用很广，可用作数字信号的寄存、移位寄存、分频和波形发生等。3JK触发器在输入信号为双端的情况下，JK触发器是功能完善、使用灵活和通用性较强的一种触发器。本实验采用74LS76双JK触发器，是下降边沿触发的边沿触发器。JK触发器的状态方程为：J和K是数据输入端，是触发器状态更新的依据，Q与为两个互补输出端。JK触发器常被用作缓冲存储器，移位寄存器和计数器。【实验内容】1、 常用触发器功能验证（1） 测试双D触发器74LS74的逻辑功能，给出功能表。输入输出DCPQ01××10××1101

12、11（2） 测试双JK触发器74LS76的逻辑功能，给出功能表。输入输出CPJKQ01×××10×××11001101111011112、触发器逻辑功能转换(1)将JK触发器转换成D触发器，给出转换表达式并进行电路验证，写出功能表。(2) 将D触发器转换成JK触发器，给出转换表达式并进行电路验证，写出功能表。【实验要求】记录、整理实验结果，并对结果进行分析。 74LS74 正沿触发双D型触发器 74LS76 负沿触发双J-K触发器实验四 计数器及其设计【实验目的】1、掌握常用时序逻辑部件的逻辑功能及使用方法。2、熟悉计数器的功能以及测

13、试方法。3、掌握任意进制计数器的构成方法，运用集成计数器构成任意N进制计数器。4、熟悉数码管的基本功能和使用方法。【实验仪器和器件】1、数字电路实验箱2、实验器件74LS163、74LS90、74LS00、74LS20等【实验原理】计数器是一个用以实现计数功能的时序部件，它不仅可用来计脉冲数，还常用作数字系统的定时、分频和执行数字运算以及其它特定的逻辑功能。计数器种类很多，按构成计数器中的各触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器；根据计数进制的不同，分为二进制计数器，十进制计数器和任意进制计数器；根据计数的增减趋势，又分为加法、减法和可逆计数器；还有可预置数和可编程序功能计

14、数器等等。目前，中规模集成计数器品种齐全，使用者只要借助于器件手册提供的功能表和工作波形图以及引脚的排列，就能正确地运用这些器件。1集成异步计数器74LS90是二五十进制异步计数器，具有清零和置九功能，其逻辑符号如图4-1所示。图4-1 74LS90逻辑符号图图中：R01、R02为清零端，S91、S92为置九端。R0=R01R02，S9=S91S92，当R0=1、S9=0时计数器清零，输出QDQCQBQA=0000；当R0=0、S9=1时计数器置九，输出QDQCQBQA=1001；当R0=0、S9=0时，计数器处于计数状态。整个计数器由两部分组成，第一部分是一位二进制计数器，CPA和QA是计数

15、器的时钟输入和计数输出端；第二部分是一个五进制计数器，CPB是计数器的时钟输入端，QD、QC、QB是计数输出端。如将CPB与QA连接，计数脉冲由CPA输入，即构成8421码异步十进制计数器，其输出码序为QD、QC、QB、QA；如将CPA与QD连接，计数脉冲由CPB输入，即构成5421码异步十进制计数器，其输出码序为QA、QD、QC、QB。2集成同步计数器74LS163是同步四位二进制计数器，具有清零和预置功能，其逻辑符号如图4-2所示。图4-2 74LS163逻辑符号图图中：为清零端，为置数端，ENT、ENP为计数控制端，QCC为进位输出，A、B、C、D为预置数的数据输入端。=0时，在CP脉冲

16、上升沿作用下计数器清零，输出QDQCQBQA=0000。=1，=0时，计数器处于置数状态，在CP脉冲上升沿作用下进行置数，输出QDQCQBQA =DCBA。在=1，=1、ENT、ENP中有0时计数器状态保持不变。当、ENT、ENP均为1时，计数器处于计数状态，计数器在CP脉冲上升沿作十六进制计数。当完成一个计数循环，其输出由1111变为0000状态时，QCC输出一个进位脉冲。【实验内容】1、计数器功能测试（1）测试计数器74LS163, 给出功能表。（2）测试计数器74LS90，给出功能表。2、N进制计数器的设计(1) 试用74LS163构成8进制计数器，给出设计电路以及电路测试结果。(2)

17、试用74LS90构成6进制计数器，给出设计电路以及电路测试结果。【实验要求】记录、整理实验结果，并对结果进行分析。【思考题】1比较同步计数器与异步计数器的优缺点。274LS90处于计数状态时，S91 、S92端和R01 、R02端各应处于什么逻辑电平？【附录】74LS163 可预置四位二进制计数器 74LS163同步四位二进制计数器功能表输入输出ENPENTCPDCBAQDQCQBQA0×××××××000010××abcdabcd1111××××计数保持保持110××××××11×0×××××74LS90 二-五-十进制异步计数器异步计数器74LS90功能表输 入输 出功 能