x微处理器结构实用教案

1、陈渝光教授(jioshu)主讲 微机与应用 教学内容（2学时） Intel x86微处理器内部结构 8086/8088的编程结构；BIU和EU的功能、组成及动作协调； PC机的存储器结构及组织方式教学目标 要求学生掌握8086/8088的内部结构和工作特点；特别是可编程寄存器结构 了解指令队列在BIU和EU的动作协调中所起的作用 掌握物理地址(dzh)的计算方法教学重点及难点 BIU和EU的功能、组成和动作协调；段地址(dzh)、段内地址(dzh)、物理地址(dzh)的概念及其关系第1页/共50页第一页，共51页。陈渝光教授(jioshu)主讲 微机与应用 学习(xux)引导2.1 -2.3从

2、下列3方面学习理解：1)8086/8088p的结构(jigu)特点（2.1） 独立部件BIU、EU 指令队列缓冲器 特色：流水线工作方式，提高p的效率2)可编程结构(jigu)（2.2） 通用寄存器、段地址寄存器、其他寄存器（IP、FLAG）3)20位地址加法器的作用（2.3） 逻辑地址 物理地址第2页/共50页第二页，共51页。陈渝光教授主讲 微机(wi j)与应用 内部(nib)暂存器 IP ES SS DS CS输入(shr)/输出控制电路外部总线执行部分控制电路1 2 3 4 5 6ALU标志寄存器 AH AL BH BLCH CL DH DL SP BP SI DI通用寄存器地址加法

3、器指令队列缓冲器执行部件 （EU)总线接口部件 （BIU)16位20位16位8位2.1 8086/80882.1 8086/8088内部结构AXBXCXDX第3页/共50页第三页，共51页。陈渝光教授主讲 微机(wi j)与应用 80868086从功能上来说分成两大部分，总线接口(ji ku)(ji ku)单元 BIU BIU（Bus Interface Unit)Bus Interface Unit)和执行单元 EU EU（Execution Unit).Execution Unit). BIU: BIU:负责与存储器接口(ji ku)(ji ku)，即80868086与存储器之间的信息传送

4、，都是由BIUBIU负责进行的，即： (1) BIU (1) BIU从内存的指定部分取出指令，送至指令队列排队。 (2) (2) 从内存的指定部分取出执行指令时所需的操作数，送至EUEU部分。 总线接口(ji ku)(ji ku)部件由下列各部分组成： （1 1）4 4个段地址寄存器；CS16CS16位的代码段寄存器；DS16DS16位的数据段寄存器； ES16ES16位的扩展段寄存器；SS16SS16位的堆栈段寄存器； （2 2）1616位的指令指针寄存器IPIP； （3 3）2020位的地址加法器； （4 4）6 6字节的指令队列缓冲器 第4页/共50页第四页，共51页。陈渝光教授主讲(z

5、hjing) 微机与应用 地址加法器 将左移 4 位的段寄存器的内容与偏移地址相加，形成 20 位的物理地址，以便对 1 兆空间的存储器寻址。 指令队列 指令队列中包含若干个（80866个，80884个）8 位寄存器，用于顺序存放从存储器中取出的指令，供执行单元执行。 输入/输出(shch)控制电路 提供系统总线的控制信号，实现数据、地址和状态信息的分时传送。第5页/共50页第五页，共51页。陈渝光教授主讲 微机(wi j)与应用 具有(jyu)“流水线”结构特点： 将CPUCPU分为两个单元，可以使取指令和执行指令同时进行，减少了CPUCPU为取指令而等待的时间，从而提高了CPUCPU的利用

6、率，提高了系统的运行速度。 总线接口部件BIUBIU和执行部件EUEU并不是同步工作的，两者的动作管理遵循如下原则： 1 1）每当80868086的指令队列中有2 2个空字节，BIUBIU就会自动把指令取到指令队列中。而同时EUEU从指令队列取出一条指令，并用几个时钟周期去分析、执行指令。当指令队列已满，而且EUEU对BIUBIU又无总线访问(fngwn)(fngwn)请求时，BIUBIU便进入空闲状态。在执行转移、调用和返回指令时，指令队列中的原有内容被自动清出2 2）发生访问(fngwn)(fngwn)冲突时，EUEU优先。第6页/共50页第六页，共51页。陈渝光教授(jioshu)主讲

7、微机与应用 EU: 负责指令的执行。执行部件的功能就是负责从指令队列取指令并执行。从编程结构图可见，执行部件由下列几个部分组成： （1）4个通用寄存器，即AX、BX、CX、DX； （2）4个专用寄存器： （3）标志寄存器FR； （4）算术逻辑(lu j)单元ALU。 算术逻辑(lu j)单元 负责各种算术和逻辑(lu j)运算 执行单元控制电路 是控制、定时与状态逻辑(lu j)电路。用于控制执行单元中各部件按制定的要求协调工作。第7页/共50页第七页，共51页。陈渝光教授主讲 微机(wi j)与应用 2.2 8086/8088的编程结构(jigu)第8页/共50页第八页，共51页。陈渝光教授

8、主讲(zhjing) 微机与应用 8086/8088的内部(nib)寄存器 AH AL BH BL CH CL DH DL AX BX CX DX SP BP SI DI IP FLAG CS DS SS ES(A) 累加器累加器 基地址基地址(dzh)寄存寄存器器 计数器计数器 数据寄存器数据寄存器 (SP) 堆栈指针寄存器 基地址寄存器 源变址寄存器 目的变址寄存器 (PC) 指令指针寄存器(PSW) 状态标志寄存器 代码段寄存器 数据段寄存器 堆栈段寄存器 附加段寄存器通用寄存器控制寄存器 段寄存器8位寄存器16位寄存器第9页/共50页第九页，共51页。陈渝光教授主讲(zhjing) 微

9、机与应用 状态(zhungti)标志寄存器 O D I T S Z A P C 进位标志C（Carry Flag）当结果的最高位产生一个进位或借位，则CF=1，否则(fuz)CF=0。 溢出标志O（Overflow Flag）在算术运算中，带符号数的运算结果超出了8位或16位 带符号数能表达的范围，则OF=1，否则(fuz)OF=0。 8位（字节）运算 -128 +127 16位（字） 运算 -32768 +32767 符号标志S（Sign Flag） 结果的最高位（D15 或D7）为1，则SF=1，否则(fuz) SF=0。 零标志Z（Zero Flag） 若运算的结果为0，则ZF=1，否则

10、(fuz)ZF=1。 奇偶标志P（Parity Flag） 若结果中1的个数为偶数，则PF=1，否则(fuz)，PF=0。 辅助进位标志A(Auxiliary Flag) 在字节操作时，由低半字节(第3位)向高半字节， 字操作时低字节向高字节进位或借位，则AF=1，否则(fuz)AF=0。 方向 标志（Direction Flag） DF=1 ，串操作时地址自动减量，D=0，串操作时地址自 动增量。 中断允许标志（Interruptenable Flag） IF=1，则允许CPU接收外部的中断请求， IF=0，则屏蔽外部中断请求。 追踪标志（Trace Flag） TF=1，使处理进入单步方式

11、，以便于调试。状态标志第10页/共50页第十页，共51页。陈渝光教授主讲 微机(wi j)与应用 例：两个(lin )带符号数 64 h , 64 h 相加。 0 1 1 0 0 1 0 0 + 0 1 1 0 0 1 0 0 1 1 0 0 1 0 0 0 OF=1（运算结果超过127）； CF=0 ； ZF=0 ； SF=1 ； PF=0； AF=0 。 第11页/共50页第十一页，共51页。陈渝光教授主讲(zhjing) 微机与应用 通用寄存器的用法通用寄存器的用法(yn f)第12页/共50页第十二页，共51页。陈渝光教授主讲(zhjing) 微机与应用 2.3 8086/8088的地

12、址(dzh)形成（3.1） 8086有20条地址线，它的直接寻址能力为 220=1M. 在8086内部，ALU 能进行16位的运算，有关地址寄存器是16位的，因而对地址的运算也只能是16位。其寻址的范围最多是216=64K。 在8088中怎样(znyng)形成这20位的地址呢？分段！ 将内存的1M字节以64K为范围。 存储段划分原则： 1) 段内地址是连续的，段与段之间是相互独立的； 2) 每个段的起始地址称段的基址，段基址必须是能被16整除的那些地址， 即20位 的段基址的低四位应当是0000； 3) 由于段起始地址的低四位为0，所以可用20位地址的高16位表示段的基址，存放在段基址寄存器中

13、。段基址寄存器共四个：CS、DS、ES、SS。第13页/共50页第十三页，共51页。陈渝光教授主讲(zhjing) 微机与应用 20220=FFFFF h+1FFFFF hFFFFE hFFFFD hFFFFC h00001 h00000 h0FFFF h16216=FFFF h+1FFFF hFFFE hFFFD h0001 h0000 h逻辑(lu j)地址空间物理地址空间(kngjin) 逻辑地址形式 段地址：有效地址（偏移地址） 如： 2000H：2500H地址转换公式 PA= 段地址*16+偏移地址 第14页/共50页第十四页，共51页。陈渝光教授(jioshu)主讲 微机与应用 8

14、086存储器的分段(fn dun)结构v8086 CPU中有四个段寄存器：CS，DS，SS和ESv四个段寄存器存放(cnfng)了CPU当前可以寻址的四个段的基值，也即可以从这四个段寄存器规定的逻辑段中存取指令代码和数据。v一旦这四个段寄存器的内容被设定，就规定了CPU当前可寻址的段，如右图所示。例：内存映像如图所示。1)求各当前段的地址范围2) 已知LA=2800H:3208H,求PA3)已知PA=AD000H,求对应的LA（有几个？）第15页/共50页第十五页，共51页。陈渝光教授主讲(zhjing) 微机与应用 第16页/共50页第十六页，共51页。陈渝光教授(jioshu)主讲 微机与

15、应用 例、8086/8088的运行(ynxng)过程操作(cozu) ： 将两个数 相加.指令： mov al, 2000 add al, 02 hlt机器指令：1010 0000 A0h mov al,2000 0000 0000 00h 0010 0000 20h 0000 0100 04h add al,02 0000 1010 02h 1111 0100 F4h hlt 8086/8088微处理器工作原理示意第17页/共50页第十七页，共51页。陈渝光教授主讲(zhjing) 微机与应用 第18页/共50页第十八页，共51页。陈渝光教授主讲 微机(wi j)与应用 教学内容（2学时）

16、Intel x86CPU引脚及其功能 Intel x86CPU的工作模式与典型系统构成教学目标 要求学生掌握Intel x86CPU各引脚的名称及其功能，特别是基本操作下的控制(kngzh) 信号的情况 能正确画出在不同工作模式下的系统配置图，并了解有关控制(kngzh)信号的相应硬件 连接方法教学重点及难点 各引脚的名称及其功能；地址/数据复用引脚，地址/状态复用引脚，在不同工作模式下引脚功能第19页/共50页第十九页，共51页。陈渝光教授主讲 微机(wi j)与应用 2.4 80862.4 8086微处理器的引脚功能微处理器的引脚功能(gngnng)(gngnng) 80868086微处理

17、器采用微处理器采用DIP40DIP40封装，封装，4040个引脚个引脚 引脚按功能可分引脚按功能可分4 4部分：地址总线、数据总线、控制总线、电源部分：地址总线、数据总线、控制总线、电源及时及时(jsh)(jsh)钟钟 引脚的类型有：双向、三态、输入、输出等引脚的类型有：双向、三态、输入、输出等 双功能引脚双功能引脚 分时复用引脚分时复用引脚 工作方式不同功能不同引脚工作方式不同功能不同引脚 第20页/共50页第二十页，共51页。陈渝光教授主讲(zhjing) 微机与应用 1234567891011121314151617181920403938373635343332313029282726

18、2524232221 GND AD14 AD13 AD12 AD11 AD10 AD9 AD8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 NMI INTR CLK GNDVCCAD15A16 / S3A17 / S4A18 / S5A19 / S6BHE/S7MN / MXRDHOLD (RQ / GT)HLDA (RQ /GT)WR (LOCK)M / IO (S2)DT / R (S1) DEN (S0)ALE (QS0)INTA (QS1)TESTREADYRESET8086 8086/8088引脚信号引脚信号(xnho)第21页/共50页第二十一页，共51页。陈渝

19、光教授(jioshu)主讲 微机与应用 引脚说明引脚说明(shumng)地址总线地址总线(zn xin)(zn xin)和数据总线和数据总线(zn xin)(zn xin) AD15 AD15AD0AD0：地址数据线，双向、三态：地址数据线，双向、三态 分时复用分时复用 每个总线每个总线(zn xin)(zn xin)周期周期T1T1时刻为地址，其他时刻为地址，其他时刻为数据时刻为数据 A19 A19A16/S6A16/S6S3S3：地址状态线，输出、三态：地址状态线，输出、三态 分时复用分时复用 每个总线每个总线(zn xin)(zn xin)周期周期T1T1时刻为地址，其他时刻为地址，其他

20、时刻为状态时刻为状态 S6 S6恒为低，恒为低，S5S5反映标志寄存器反映标志寄存器IFIF位的状态位的状态 第22页/共50页第二十二页，共51页。陈渝光教授主讲 微机(wi j)与应用 S4S4、S3S3表示表示(biosh)CPU(biosh)CPU正在使用哪个段寄正在使用哪个段寄存器存器S4S3特性LLHHLHLHESSSCS（或不是存储器操作）DSBHE/S7BHE/S7：数据总线高允许：数据总线高允许/ /状态状态S7S7信号信号输出、三态。分时复用输出、三态。分时复用(f yn)(f yn)做做BHEBHE时低时低电平有效，电平有效，S7S7为备用状态线，在为备用状态线，在DMA

21、DMA时为高时为高阻阻第23页/共50页第二十三页，共51页。陈渝光教授主讲(zhjing) 微机与应用 控制控制(kngzh)总线总线控制总线是传送控制信号的一组信号线，有些是输出控制总线是传送控制信号的一组信号线，有些是输出(shch)(shch)，用来传输，用来传输CPUCPU到其它部件的控制命令，如：到其它部件的控制命令，如：读、写、中断响应等；有些是输入，由外部向读、写、中断响应等；有些是输入，由外部向CPUCPU输入控制命令如：复位、中断请求输入控制命令如：复位、中断请求8086/80888086/8088有两种工作方式：最大工作方式，最小工作方式。有些控制信号在最大最小工作方式时

22、功能不同有两种工作方式：最大工作方式，最小工作方式。有些控制信号在最大最小工作方式时功能不同第24页/共50页第二十四页，共51页。陈渝光教授(jioshu)主讲 微机与应用 MN/MX MN/MX引脚（引脚（3333号）：最小号）：最小/ /最大工作方式引脚最大工作方式引脚1) 1)当当MN/MXMN/MX引脚接高电平时，引脚接高电平时，80868086处于最小工作处于最小工作方式，接地时，方式，接地时，80868086处于最大工作方式；处于最大工作方式；2) 2)两种工作方式的区别：两种工作方式的区别：a) a)单处理器单处理器/ /多处理器工作方式；多处理器工作方式；b) b)系统配置的

23、区别以及控制信号由系统配置的区别以及控制信号由80868086自己自己(zj)(zj)产生产生/ /由由82888288提供部分（提供部分（80868086向向82888288提供状态信号提供状态信号（S0S0，S1S1，S2S2），），82888288根据状态信号产生相应的控根据状态信号产生相应的控制信号）；制信号）；c) c)芯片引脚功能的区别芯片引脚功能的区别第25页/共50页第二十五页，共51页。陈渝光教授主讲(zhjing) 微机与应用 受受MN/MXMN/MX引脚影响引脚影响(yngxing)(yngxing)的控制信号的控制信号1) S2，S1，S0：总线周期(zhuq)状态信号

24、（三态，输出）S2S1S0操作类型（CPU周期）LLLLHHHHLLHHLLHHLHLHLHLH中断响应读I/O端口写I/O端口暂停取指令读存储器写存储器无效（无总线周期）第26页/共50页第二十六页，共51页。陈渝光教授主讲(zhjing) 微机与应用 受受MN/MXMN/MX引脚影响的控制引脚影响的控制(kngzh)(kngzh)信号信号在最小工作方式在最小工作方式(fngsh)(fngsh)下下S2S2，S1S1，S0S0分别是分别是M/IOM/IO、DT/RDT/R、DENDENM/IOM/IO：存储器：存储器/IO/IO控制信号，输出、三态。用来区分控制信号，输出、三态。用来区分CP

25、UCPU访问存储器还是访问存储器还是I/OI/O M/IO=1 M/IO=1，访问存储器，访问存储器 M/IO=0 M/IO=0，访问，访问I/OI/O端口端口DT/RDT/R：数据发送：数据发送/ /接收信号，输出、三态。接收信号，输出、三态。 DT/R=1 DT/R=1，CPUCPU进行写操作进行写操作 DT/R=0 DT/R=0，CPUCPU进行读操作进行读操作DENDEN：数据允许信号，输出、三态、低有效：数据允许信号，输出、三态、低有效第27页/共50页第二十七页，共51页。陈渝光教授主讲 微机(wi j)与应用 受受MN/MXMN/MX引脚影响引脚影响(yngxing)(yngxi

26、ng)的控制信号的控制信号2) RQ/GT02) RQ/GT0，RQ/GT1RQ/GT1：请求：请求/ /允许总线访问信号允许总线访问信号, ,双向双向在最小工作方式时在最小工作方式时RQ/GT0RQ/GT0，RQ/GT1RQ/GT1分别是分别是HOLDHOLD和和HLDAHLDA信号信号HOLDHOLD：保持请求信号（输入）当外部：保持请求信号（输入）当外部(wib)(wib)逻辑逻辑把把HOLDHOLD信号置高时，信号置高时，CPUCPU完成当前总线周期后进完成当前总线周期后进入保持状态，让出总线控制权。入保持状态，让出总线控制权。HLDAHLDA：保持响应信号（输出）是：保持响应信号（输

27、出）是CPUCPU对对HOLDHOLD信号信号的响应信号，的响应信号，HLDAHLDA为高时为高时CPUCPU的三态信号全部为的三态信号全部为高阻状态。高阻状态。第28页/共50页第二十八页，共51页。陈渝光教授主讲 微机(wi j)与应用 受受MN/MXMN/MX引脚影响的控制引脚影响的控制(kngzh)(kngzh)信号信号3) QS13) QS1，QS0QS0：指令队列状态信号（输出：指令队列状态信号（输出(shch)(shch)）指示）指示80868086的的BIUBIU的指令队列的状态，以便外部协处理器进行跟踪。的指令队列的状态，以便外部协处理器进行跟踪。在最小工作方式下在最小工作方

28、式下QS1QS1，QS0QS0分别是分别是ALEALE和和INTAINTA信号。信号。ALEALE：地址锁存允许信号（输出：地址锁存允许信号（输出(shch)(shch)）在总线周期的第一）在总线周期的第一个时钟周期内有效，其下降沿用来把地址个时钟周期内有效，其下降沿用来把地址/ /数据总线以及地址数据总线以及地址状态总线中的地址信息存入地址锁存器中。状态总线中的地址信息存入地址锁存器中。INTAINTA：中断响应信号（输出：中断响应信号（输出(shch)(shch)，三态）低有效，三态）低有效QS1QS0指令队列状态LL空操作LH从指令队列中取出的是指令的第一个字节HL队列空HH取出的是指令

29、的后续字节第29页/共50页第二十九页，共51页。陈渝光教授主讲 微机(wi j)与应用 受受MN/MXMN/MX引脚影响引脚影响(yngxing)(yngxing)的控制信号的控制信号4) LOCK4) LOCK：总线优先权锁定信号（输出，三态）低有效。：总线优先权锁定信号（输出，三态）低有效。 当当LOCKLOCK有效时，外部协处理器有效时，外部协处理器 不能控制不能控制(kngzh)(kngzh)总线。总线。在最小工作方式下，在最小工作方式下，LOCKLOCK信号为信号为WRWR信号信号WRWR信号：写控制信号：写控制(kngzh)(kngzh)信号，（输出，三态）信号，（输出，三态）C

30、PUCPU对存储器或对存储器或I/OI/O执行写操作时执行写操作时WRWR信号有效。信号有效。第30页/共50页第三十页，共51页。陈渝光教授主讲 微机(wi j)与应用 不受不受MN/MXMN/MX信号影响信号影响(yngxing)(yngxing)的控制信号的控制信号RDRD：读控制：读控制(kngzh)(kngzh)信号（输出、三态）信号（输出、三态）READYREADY：等待状态信号：等待状态信号 READY=0 READY=0，CPUCPU处于等待状态，在总线周期中插入等处于等待状态，在总线周期中插入等待周期待周期TWTW READY=1 READY=1，8086CPU8086CPU

31、继续执行继续执行INTRINTR：可屏蔽中断请求信号（输入）高有效：可屏蔽中断请求信号（输入）高有效NMINMI：不可屏蔽中断请求信号（输入）高有效：不可屏蔽中断请求信号（输入）高有效TESTTEST：等待测试控制：等待测试控制(kngzh)(kngzh)信号（输入）。在信号（输入）。在WAITWAIT指指令执行期间若令执行期间若TEST=1TEST=1则则CPUCPU循环于等待状态，当循环于等待状态，当TEST=0TEST=0，CPUCPU脱离等待状态继续执行脱离等待状态继续执行WAITWAIT下面的指令。下面的指令。RESETRESET：复位信号（输入）高有效，当：复位信号（输入）高有效，

32、当RESETRESET为高时，系为高时，系统处于复位状态，统处于复位状态，8086CPU8086CPU停止正在运行的操作，把标停止正在运行的操作，把标志寄存器、段寄存器、指令指针复位为初始状态。（代志寄存器、段寄存器、指令指针复位为初始状态。（代码段寄存器初始状态为码段寄存器初始状态为FFFFHFFFFH）第31页/共50页第三十一页，共51页。陈渝光教授主讲(zhjing) 微机与应用 控制(kngzh)引脚组合功能 与总线分离有关(yugun)的 ALE、DEN、DT/R 与读写操作有关(yugun)的 M/IO、RD、WR、BHE（8086）、READY 与外中断有关(yugun)的 I

33、NTR、INTA、NMI 与总线控制有关(yugun)的 HOLD、HLDA第32页/共50页第三十二页，共51页。陈渝光教授(jioshu)主讲 微机与应用 其它其它(qt)信号信号CLK：时钟信号(xnho)（输入），通常由8284产生。为CPU提供基本定时脉冲。VCC：电源（输入）接+5V直流电压。GND：电源地。第33页/共50页第三十三页，共51页。陈渝光教授(jioshu)主讲 微机与应用 中央(zhngyng)处理器8088地址(dzh)锁存器总线控制器8288时钟信号发生器8284数据收发器数据总线地址总线控制总线以8088为核心的微机结构常用的总线锁存器芯片：74LS373、

34、74LS273、Intel 8282、8283常用的总线收发器芯片：74LS245、Intel 8286、82872.5 8086/8088的最大最小工作方式第34页/共50页第三十四页，共51页。陈渝光教授(jioshu)主讲 微机与应用 RESET TEST HOLD HLDA NMI INTR INTA M / IO WR RDREADY CLK READYMN / MX+5V系统总线控制(kngzh)总线地址总线A19 A0数据总线D15D0 ALE BHE A19A16 AD15 AD 0 DT / R DEN8086CPUG74LS373OEDIRG74LS2458284A最小组态(z ti)第35页/共50页第三十五页，共51页。陈渝光教授主讲(zhjing) 微机与应用 RQ/GT0RQ/GT1 TEST NMI INTA S0 S1 S2 READYREADYRESETMN / MX控制(kngzh)总线地址总线A19 A0数据总线D15D0 BHE A19A16 AD15 AD 0 DT / R DEN8086CPUSTB 8282OETOE82868284A系统总线S0 CLKS1 MROC S2 MWTCDEN IORCDT/R IOWCALE INTA8288BHECLK最