《计算机系统综合设计》课程设计课件

1、xxxx 大学计算机科学与技术学院大学计算机科学与技术学院课程设计说明书课程设计说明书题 目： 实验计算机指令的设计（三）课 程： 计算机系统综合设计院 （部）： 计算机科学与技术学院专 业： 网络工程班 级： 网络 101 班学生姓名： xxx学 号： 1234567890指导教师： xxx完成日期： 2013 年 1 月 17 日2目录一、课程设计题目.4二、课程设计目的.4三、课程设计方案.4四、课程设计内容.4（一） 、硬件资源 .41运算器模块.42寄存器堆模块.43指令部件模块.44内存模块.55总线缓冲模块.56微程序控制模块.57启停和时序模块.58整机逻辑框图.5（二） 、设

2、计指令 .61、指令操作数寻址方式及其代码.62、指令执行流程.7（三） 、确定微操作控制信号及其实现方法 .71、设计微指令格式.72、微程序控制方式.73、设计实验接线表.84PLD 方程.9（四） 、指令编码及微程序 .11（五） 、程序调试 .13五、结论.16六、参考文献.163山东建筑大学计算机科学与技术学院山东建筑大学计算机科学与技术学院课程设计任务书课程设计任务书指导教师（签字）： 教研室主任（签字）：设计题目实验计算机指令的设计（三）已知技术参数和设计要求1、使用 FD-CES 实验仪2、主要模块：运算器、寄存器、指令部件、内存、总线缓冲、微程序控制、启停和时序模块。3、完成

3、以下 5 条指令的设计：MOV A,#DATAMOV R1,#DATASUB A,R1STA ADDRJC ADDR设计内容与步骤1、运算器采用单累加器多寄存器结构，操作数寻址方式采用直接地址寻址，立即数寻址，寄存器直接寻址。2、程序、微程序的设计、调试。3、设计程序验证这 5 条指令的执行情况。4、课程设计说明书。设计工作计划与进度安排1、调试工具 4 学时2、设计语言 ABL-HDL 6 学时3、FD-CES 实验仪功能模块 10 学时4、指令与微程序的设计 14 学时5、课程设计说明书 6 学时设计考核要求1 考勤 20%2 课程设计说明书 50%。3 成果演示 30%4一、课程设计题目

4、一、课程设计题目 实验计算机指令的设计（三）二、课程设计目的二、课程设计目的在学习了专业基础课计算机组成原理 A和系统结构课程的基础上，通过设计简单实验计算机的部分指令，加深对计算机硬件结构和系统软件的认识，初步掌握计算机指令的设计与使用方法。巩固对“计算机组成原理与系统结构”概念的理解；加深对计算机组成、结构、工作原理、工作过程的理解和认识；提高综合运用所学知识进行系统分析、设计的能力。三、课程设计方案三、课程设计方案基于 FD-CES 实验箱的硬件模块平台，通过 PC 机和可编程逻辑（PLD）电路实验板，完成简单实验计算机的部分指令的控制信号线的连接、编码、微程序的设计，在 FD-CES

5、实验箱的控制台上运行用所设计的指令编写的程序，验证设计指令的正确性。四、课程设计内容四、课程设计内容（一）（一） 、硬件资源、硬件资源1运算器模块该模块（ALU）的构成有：累加器 A（74198） 、运算器 ALU（74181*2） 、累加器存器 ACT(74377)、暂存器（74373） 、输出缓冲器 BUFFER(74245)，以及进位产生线路、累加器判零线路等构成。52寄存器堆模块寄存器堆模块由两片 74670（U12、U13）组成，提供 4 个 8 位的通用寄存器。它们可以作为运算器中的通用寄存器 R0-R3 使用，也可以作为累加器 A0-A3 使用。3指令部件模块该部件由指令寄存器、

6、程序计数器和指令译码器三部分组成。各部分的作用如下：指令寄存器：用来存放计算机当前执行的指令码，其基本组成是操作码和操作数址码。程序计数器：也叫作指令地址寄存器，用来存放下一条指令或者下一指令字节的址码，加一处于读数状态，当遇到转移指令且转移条件满足时接收转移地址。指令译码器：用来翻译操作码，以产生相应的控制信号。4内存模块 内存模块是由一片 2048*8bit 的静态 RAM 电路 6116 及其操作控制电路组。块最高位地址 A1 固定接地，内存模块（MEM）为用户提供有效的内存空间是 1K 节。停机时，可由控制台对其读写；运行时，可由实验计算机对其读写。5总线缓冲模块本实验的实验仪有两组总

7、线：宽 8bit 的内部数据总线 IDB 和外部数据总线ODB，宽 11bit 的内部地址总线 IAB 和外部地址总线 OAB，它们将实验设计的基本功能模块连接起来。总线缓冲模块（BUS）用于对总线信息进行控制传送和驱动。该模块由三态总线传输（两片 74245、一片 74125）组成。其中一片 74245 用于控制数据总线的双向传送，另一片 74245 和一片 74125 用于控制地址总线的单项传送。6微程序控制模块 该模块（MPG）主要由 11 位微地址计数器 MPC（74163*3） 、2K*24bit 的6CM（6116*3） ，以及 24 位微指令寄存器 MIR（74277*3）组成。

8、 停机时，控存可由控制台读或写；运行时，控存处于读状态。7启停和时序模块 启停和时序模块（）由运行触发器 RUN（7474） 、脉冲延迟电路（双单稳74123）等构成。用于产生 RO、RF、!、MICP 等信号。8整机逻辑框图（见图一）7 图一 整机逻辑框图8（二）（二） 、设计指令、设计指令1、指令操作数寻址方式及其代码根据 FD-CES 提供的硬件条件，但累加器多寄存器结构的实验计算机指令的操作数寻址方式有以下几种：（1） 直接地址寻址 ll 位操作数地址由指令第一字节低 3 位和第二字节 8 位直接给出。 例： STA addr； (A) addr注：alO=0，addr 为内存地址；a

9、10=1，addr 为外设地址。 （2） 寄存器直接寻址（3） 寄存器间接寻址 （4） 立即数寻址指令第二字节 8 位为立即可操作的数据。例：MOV A，#data； dataA MOV Ri，#data；dataRi 2、指令执行流程根据实验计算机逻辑图设计指令系统中每条指令的执行流程。（1） MOV A，#data ; 指令功能为：data A,需执行如下操作：操作码及 Ri 选择码d7d6d5d4d3d2d1d0第一字节第二字节8 位立即数 data操作码a100a9a8a7a6a5a4a3a2a1a0第一字节第二字节11 位操作数地址9 (PC) IAB OAB；程序计数器 PC 内容

10、作访问内存地址 (M) ODB IDB IRl；读出指令字节送指令寄存器 IR1(PC)+1 PC；PC 加 1，为取下条指令字节准备(PC) IAB OAB；根据 PC 访内存(M) ODB IDB A；取出本指令第二字节(即 data)送 A (PC)+1 PC；PC 加 1，为取下条指令字节准备（2） MOV R1,#data指令功能为：data R1,需执行如下操作： (PC) IAB OAB；程序计数器 PC 内容作访问内存地址 (M) ODB IDB IRl；读出指令字节送指令寄存器 IR1(PC)+1 PC；PC 加 1，为取下条指令字节准备(PC) IAB OAB；根据 PC

11、访内存(M) ODB IDB R1；取出本指令第二字节(即 data)送 R1 (PC)+1 PC；PC 加 1，为取下条指令字节准备（3） SUB A， Ri指令功能为（A）-（Ri）A，需执行的操作： (PC) IAB OAB；程序计数器 PC 内容作访问内存地址 (M) ODB IDB IRl；内存该地址单元读出指令字节送指令寄存器 IR1(PC)+1 PC；PC 加 1，为取下条指令字节准备(A) ACT；累加器 A 内容送累加器暂存器 ACT，为 ALU 准备好被加数RCB2, B3CI, GIP+1, CK X0,X1, CA, BRCPCOB1B2, B3P+1, CK PCOB

12、1CI, GIRCB2, B3P+1, CK CC, CG OT, A, B, RR, /Cn, M, S3, S2, S1, S0OB X0, X1, CA PCOB1RCB2, B3CI, GIP+1, CK X0,X1, CA, BRCPCOB1B2, B3P+1, CK PCOB110 (ACT)-(Ri) BUF IDB A； 使暂存器 TMP 输出高阻，读 Ri 寄存器内容，使 ALU 执行加法，结果经 BUF 至 DB 最后送人累加器 A Cn+4 CY；据加法结果置进位标志 CY（4） STA addr指令功能为（A）addr，需执行的操作： (PC) IAB OAB；程序计数

13、器 PC 内容作访问内存地址 (M) ODB IDB IIIR2；内存该地址单元读出指令字节送指令寄存器 IR2(PC)+1 PC；PC 加 1，为取下条指令字节准备(IR1) IAB OAB； (ACT) BUF IDB ODB； （三）（三） 、确定微操作控制信号及其实现方法、确定微操作控制信号及其实现方法1、设计微指令格式 微指令采用全水平不编码直接控制的格式，因为微指令长 24 位，所以最多有 24 位微操作控制信号可由微码直接实现。本实验计算机 24 位长的微指令分成 6 段定义，。2、微程序控制方式微程序控制方式a方法SA, SB, CP CLRCB2, B3P+1, CK OI

14、Cn, M, S3, S2, S1, S0OB B2,B3,WC PCOB1B1 11本实验入口地址形成采用“按操作码散转”的方法，即以指令操作码（8 位）为核心，扩展成 11 位的微程序地址即 MD10MD0。具体接线方法如下： MD10MD6 MD5 MD4 MD3 MD2 MD1 MD0 “0” I7 I6 I5 I2 “1”指令操作码 I7I6I5I2微指令首地址 MD10MD0 0000 003H 0001 007H 0010 00BH 0011 00FH 0100 013H 0101 017H 0110 01BH 0111 01FH 按指令操作码散转b控存的顺序控制方法本实验采用计

15、数增量的方法来确定控存的下地址。也就是说，每段微程序执行过程中 MPC 加 1 计数，指向下一条微指令地址。3、设计实验接线表a)运算器模块 ZC=!(M20&CLK)CP=!(M21&CLK)SA=M16X0=M16SB=M17X1=M17P0=CYP1=A0SR=A0P2=A7SL=A7CA=!CLKS3=M23S2=M22S1=M21S0=M20Cn=M19M=M18CG=M11CC=!CLK12OB=M8OT=M10CT=1b)寄存器堆模块WR=!(M0&CLK)RR=M1A=I0B=I1 c)指令部件模块CL=!(M14&CLK)P+1=M6GI=M7

16、CI=!CLKCK=P0CLR=1OI=M15d)内存模块RC=M2#!CLKWC=M3#!CLKe)总线缓冲模块B1=RFB2=RFB2=RC#(IAB2&IAB0)KA=IAB0PA=IAB1f)启停和时序模块DR=M5RCP=!CLKh)微程序控制模块MLD=M4MP+1=1MCLK=P0MIG=0MD10=0MD9=1MD8=0MD7=0MD6=0MD5= I7MD4= I6MD3= I5MD2= I2MD1=1MD0=14PLD 方程 MODULE CESBtitle This is an example for how to use PLD BoardDefine Comp

17、uter Input/Output 13Pins:BLOCK1 IAB10 PIN 45; IAB9 PIN 44; IAB8 PIN 43; IAB7 PIN 42; IAB6 PIN 41; IAB5 PIN 40; IAB4 PIN 39; RC PIN 34; WC PIN 32; IDB0 PIN 30; B2 PIN 31; IDB1 PIN 29; IDB2 PIN 28; IDB3 PIN 27; IDB4 PIN 26; I0 PIN 22; I1 PIN 21; I2 PIN 13; I3 PIN 12; PCO PIN 7; PINC PIN 6; LP PIN 5; G

18、I PIN 4; OI PIN 3; BLOCK2 CL PIN 2; RR PIN 128; WR PIN 127; SB PIN 126; SA PIN 125; A PIN 99; B PIN 100; P1 PIN 123; P2 PIN 56; CG PIN 124; CY PIN 110; CT PIN 122; OT PIN 121; ZD PIN 20; CP PIN 120; S3 PIN 119; S2 PIN 118; S1 PIN 117; S0 PIN 109; M PIN 108; CN PIN 107; SR PIN 106; SL PIN 105; X0 PIN

19、 104; X1 PIN 103; A7 PIN 84; A0 PIN 51; OB PIN 102; RO PIN 78; DR PIN 101; CLK PIN 46;14BLOCK3 M23 PIN 98; M22 PIN 96; M21 PIN 95; M20 PIN 94; M19 PIN 93; M18 PIN 92; M17 PIN 91; M16 PIN 90; M15 PIN 89; M14 PIN 88; M13 PIN 87; M12 PIN 86; M11 PIN 85; M10 PIN 77; M9 PIN 76; M8 PIN 75; MD8 PIN 66; MD7

20、 PIN 63; MD6 PIN 62; MD5 PIN 61; MD4 PIN 60; MD3 PIN 59; M7 PIN 74; M6 PIN 73; M5 PIN 72; M4 PIN 71; M3 PIN 70; M2 PIN 69; M1 PIN 68;M0 PIN 67; MD2 PIN 58; MLD PIN 57;BLOCK 4 MIG=0 PA PIN 55; KA PIN 53; PB PIN 54; KB PIN 52;READ NODE;EQUATIONSDefine Connections and Logic:*ALU* CP = !(M21 & CLK);

21、 SA = M16; X0 = M16; X1 = M17; SB = M17; P1 = A0; SR = A0; S3 = M15; S2 = M14; S1 = M13; S0 = M12; CN = M19; M = M18; CG = M11;15OB = M8; OT = M10; CT = 1;*REG* WR = !(M0 & CLK); RR = M1; A = I0; B = I1;*I-PC*CL = !(M22 & CLK); PINC = M6; GI = M7;OI = M23; PCO = !M6; LP = (!M9) & ( !I4 &

22、amp; !I3 & ZD # !I4 & I3 & CY # I4 & !I3 & A0 # I4 & I3);*MEM* RC = M2 # !CLK; WC = M3 # !CLK;*BUS* B2 = M2 # IAB2 & IAB10; KA = IAB0; PA = IAB1;IDB0 = KB;IDB7 = KA;IDB0.OE=READ;IDB7.OE=READ;READ = !(M2#!(IAB10&IAB2);*R-P* DR = M5;*MPG* MLD = M4; MD7 = 0; MD6 = 0; MD5

23、 = I7; MD4 = I6; MD3 = I5; MD2 = I2; END CESB（四）（四） 、指令编码及微程序、指令编码及微程序1.指令编码指令助记符指令功能指令微编码I7I6I5I4I3I2I1I0节拍微操作控制信号控制信号有效性16条件条件成立PC取指微指令T0(PC)IABOAB(M)ODBIDBIR1(PC)+1PC(MD)MPC 接数(A)ACTPCO,B1RC,B2,B3,CI,GIP+1,CKMLDCC,CG0,00,0,0,01,0,0MOV A,#datadataA00000100,dataT1(PC)IABOAB(M)ODBIDBA(PC)+1PCPCO,B1R

24、C,B2,B3,X0,X1,CA,P+1,CK0,00,0,0,1,1,1,MOV Ri,#datadataRi001000Ri,dataT1(PC)IABOAB(M)ODBIDBRi(PC)+1PCPCO,B1RC,B2,B3,WR,A,BP+1,CK0,00,0,0,0,I1,I01, SUB A,Ri(A)-(Ri)A010000RiT1(ACT)-(Ri) BUFIDBA置 CYRR,A,BCn,M,S3,S2,S1,S0OB,X0,X1,CASA,SB,CP0,I1,I00,0,0,1,1,00,1,1,1,1,T1(PC)IABOAB(M)ODBIDBIR2(PC)+1PCPCO,

25、B1RC,B2,B3,CLP+1,CK0,00,0,01, STA addr(A)addr01100 a10 a9 a8,a7a0T2(IR1、IR2) IABOAB(ACT) BUFIDBODBOI,B1Cn,M,S3,S2,S1,S0OB,B2,B3,WC0,01,0,0,0,0,00,1,0,0,T1(PC)IABOAB(M)ODBIDBIR2(PC)+1PCPCO,B1RC,B2,B3.CLP+1,CK0,00,0,0,1,JC addraddrPC1000000a9a8,a7a0T2(IR1,IR2)IABOILP012微程序位 23 22 21 20 19 18 17 1615 1

26、4 13 12 11 10 9 87 6 5 4 3 2 1 0信号S3 S2 S1 S0Cn M X1 X0OI CL CP /CG OTLP OBGI P+1 DR MLDWC RCRR WR有效电 平* * * * * * *011*000001000001指令助记符微地址微指令码（十六进制）取指微指令000H00000000100001110110101000876A00117002MOV A,#data007000000111000111111111010038FFA00800000000100001110110101000876A009006MOV Ri,#data00B00000

27、0001000111111111011008FFB00C00000000100001110110101000876A00D00ESUB A,Ri013011000111000111010111100638EBC01400000000100001110110101000876A015STA addr01B00000000110011111111101000CFFA01C000010000000111010110110080EB601D00000000100001110110101000876A01EJC addr02300000000110011111111101000CFFA024000000

28、000000110110111110000DBE02500000000100001110110101000876A026HALT027000000001000111110011110008F9E02800000000100001110110101000876A（五）（五） 、程序调试、程序调试 1 该实验测试的指令为： MOV A , #DATA MOV Ri , A SUB A , Ri STA addr JC addr 2 设计具体指令执行过程为： MOV A，#30 ；30A MOV R1，#20 ；20R1 SUB A，R1 ；（A）-R1A STA 002 ；(A) 002 JC 003 ；PC00318 3 执行前内存： 地址 指令 指令编码 002 MOV A，#30 04003 30004 MOV R1，#20 21005 20 006 SUB A，R1 41 007 STA 00C 60008 0C009 JC 00D 8000A 0D00B 00C 4执行前控存：微地址 微指令码000 00876A007 038FFA008 00876A00B 008FFB00C 00876A013 638EBC014 00876A01B 00CFFA01C 080EB601D 00876A023 00CFFA024 0