数模混合信号电路设计_第二讲（精）ppt课件

1、华侨大学IC设计中心数模混合信号集成电路设计数模混合信号集成电路设计第二讲第二讲 ADC华侨大学电子与信息工程学院电子工程系杨骁 凌朝东华侨大学IC设计中心Analog-To-Digitaln自然一切的界物理量如声音、光、 温度等都是以模拟信号的方式存在n随着现代集成电路器件尺寸不断减小，速度不断加快，集成度不断提高，廉价、高速的数字集成电路大量出现,这些数字集成电路可以完成相当复杂的数字信号处置义务 n 数字信号处置技术具有更多的优势：便于传输、计算、存储等优点.普通都采用把复杂的信号处置义务放在数字域来完成，从而降低整个系统的设计难度、本钱和功耗。 A/

2、DA/D和和D/AD/A是衔接模拟和数字的桥梁是衔接模拟和数字的桥梁 华侨大学IC设计中心ADC/DAC华侨大学IC设计中心常见的ADC全并行Flash ADC逐次逼近(Successive Approximation) ADC流水线 (Pipelined) ADCSigma Delta ADC折叠 (Folding) ADC两步型 (Two-Step Flash) ADC 内插型(Interpolating) ADC 算法(Algorithmic ) ADC华侨大学IC设计中心常见的模数转换器构造n 精度与速度的折衷华侨大学IC设计中心在数据采集系统中存在两种信号：在数据采集系统中存在两种信

3、号： 模拟信号模拟信号 数字信号数字信号 信号信号种类种类被采集物理量的电信号。被采集物理量的电信号。计算机运算、处置的信息。计算机运算、处置的信息。华侨大学IC设计中心ADC包括两个过程：1、采样时间离散化2、量化幅度离散化华侨大学IC设计中心采样过程时间离散化n采样过程即把延续时间离散化，这一过程必需满足奈奎斯特采样定理，即采样频率必需大于2倍的奈奎斯特频率，也就是采样频率大于奈奎斯特率。假设不满足采样定理，采样过程就会产生信号频谱的混叠。为了防止信号频谱的混叠，信号在采样前必需经过一个抗混叠滤波器，把信号变为一个带限信号。这个过程可逆。适用的方法是参与坚持器。常用的为零阶坚持器。华侨大学

4、IC设计中心量化幅度离散化n量化过程就是把模拟信号的延续幅值离散化，用有限的数字去表示模拟信号幅值的大小。量化过程是不可逆的，经过量化得到的数字信号不能够不失真地恢复到原来信号，它必定要引入量化误差或量化噪声。 华侨大学IC设计中心冲激串抽样)(tft0)(tfst0STST2STST3t)(tST0)1(STST2STST2)(jF0mm)(jFS0mmSSST1)(ss0SSS)(jFS0mSST12Sm2Sm)()(1)()(21)()()()(SSSjFTjFjFttftfsssTs华侨大学IC设计中心信号重建华侨大学IC设计中心量化n量化过程把模拟信号的延续幅值离散化，用有限的数字去

5、表示模拟信号幅值的大小。量化过程是不可逆的，经过量化得到的数字信号不能够不失真地恢复原信号，它必定要引入量化误差或量化噪声。根据量化过程中量化器的输入与输出的关系，可分为均匀量化和非均匀量化，大多数模数转换器采用均匀量化器。华侨大学IC设计中心ADC一些根本概念2fsNV _1210(,.,)outbNNDbbb b表示可以分辨的最小输入模拟量 表示相邻的数字输出量之间的间隔，量化台阶 12()log( )MB 理想ADC位数与量化台阶数M的关系：3bit 那么有7个量化台阶数量化器的量化误差在0 /2之间变化 华侨大学IC设计中心量化噪声假设量化误差为加性白噪声后，可以得到其统计参数：均值m

6、及方差2。均值m表示了量化噪声的直流分量，方差2那么表示了除去直流分量后，量化噪声的平均功率。华侨大学IC设计中心n假设量化噪声为白噪声，那么其概率密度函数如图 所示，其代数表达式为：量化噪声概率密度函数 1 2( )0 ep e其它华侨大学IC设计中心理想ADC的SNRn假设输入信号为峰峰幅值等于2A幅值为A的正弦信号，要使量化器不发生过载，那么A的最大值为VFS/2，输入信号的平均功率为： 122(2)22BsignalAPn那么量化器实际上能得到的最大信号噪声比为 2fsNV 222/23 210lg10lg(6.021.76)2/12BmaxASNRBdB量化器每添加一位，其SNR添加

7、大约6dB。 华侨大学IC设计中心理想ADC的特性n精度：n 1LSB=D=VFS/2Nn模拟输入范围：n -0.5D(2N-0.5)Dn对于3位ADC：n-0.5D7.5D华侨大学IC设计中心量化误差的定义n量化误差：模拟输入与数字输出经过理想DAC之后的差值，n也称为余量电压或量化噪声华侨大学IC设计中心量化误差曲线n斜坡信号输入也称为余量曲线华侨大学IC设计中心n正弦信号输入华侨大学IC设计中心ADC的动态范围n假定电路噪声1 DNL的重要性质：DNL0K 华侨大学IC设计中心存在失码和非单调性时的DNL 存在失码时，DNL为最小值-1DNL不能够小于-1 转换特性存在非单调性时：|DN

8、L|1 DNL的重要性质：DNL0K 华侨大学IC设计中心静态性能目的n积分非线性(Integral Nonlinearity, INL) :ADC的实践转换曲线与理想转换曲线之间的偏向。积分非线性表示了ADC器件在一切的数值点上对应的模拟值和真实值之间误差最大的那一点的误差值，也就是输出数值偏离线性最大的间隔。 LSB 。INL是DNL误差的数学积分。1( )( )kiINL kDNL i华侨大学IC设计中心ADC的积分非线性(INL)nINL定义：n 实践码转机点电压与理想转机点电压之差n方法：n衔接两个端点去除失调、满幅度和增益误差，n得出理想的转换特性n测INL华侨大学IC设计中心求I

9、NL的方法方法1：用上述方法直接丈量求解，码m的INL为方法2：根据DNL计算INL可以证明：INL是DNL的累加和华侨大学IC设计中心求解INL的例子华侨大学IC设计中心华侨大学IC设计中心静态性能目的n总之，非线性微分和积分是指代码转换与理想形状之间的差别。非线性微分(DNL)主要是代码步距与实际步距之差，而非线性积分 (INL)那么关注一切代码非线性误差的累计效应。对一个ADC来说，一段范围的输入电压产生一个给定输出代码，非线性微分误差为正时输入电压范围比理想的大，非线性微分误差为负时输入电压范围比理想的要小。从整个输出代码来看，每个输入电压代码步距差别累积起来以后和理想值相比会产生一个

10、总差别，这个差别就是非线性积分误差。 华侨大学IC设计中心ADC动态性能目的n静态特性INL和DNL不能反映ADC抑制噪声的特性以及信号频率对性能的影响n信噪比(Signal-to-Noise-Ratio, SNR)：信号功率与指定信号带宽内除去谐波之后的一切噪声功率之比，普通用 dB来表示。SNR与输入信号的幅度和频率有关，并随着输入信号幅值减小而减小。n信号噪声谐波失真比(Signal-to-Noise-Plus-Distortion Ratio，SNDR)：信号功率与指定信号带宽内一切噪声功率(包括谐波分量)之比。它丈量的是输出信号一切传送函数非线性加上系统一切噪声(量化、抖动和假频)的

11、累积效果。与SNR相比，SNDR隐含地表示了电路的非线性失真问题。理想的ADC的SNR与SNDR相等，等于SNR=SNDR=6.02B+1.76dB。系统内部噪声会SNR小于实际值，能够呵斥误差的缘由包括：器件量化误差、器件内部噪声和非线性噪声。n 华侨大学IC设计中心ADC动态性能目的n动态性能目的n无杂散动态范围(Spurius-Free Dynamic Rage，SFDR)：信号功率与指定信号带宽内最大噪声功率之比，普通最大噪声为谐波信号，所以有时也定义为信号功率与指定信号带宽内最大谐波功率之比。杂波通常产生于各谐波中(虽然并不总是这样)，它表示器件输入和输出之间的非线性。在频域中，SF

12、DR是衡量线性特性的有效方法。 华侨大学IC设计中心ADC动态性能目的n动态性能目的n总谐波失真(Total Harmonic Distortion，THD)：信号功率与一切谐波分量功率和之比，在实践计算时，只计算前几次的谐波分量(普通为前6次谐波)，而忽略高次谐波分量。华侨大学IC设计中心ADC动态性能目的n动态性能目的n有效位数(Effective Number of Bits, ENOB)：有效位数ENOB是在ADC器件信噪比根底上计算出来的，它将传输信号质量转换为等效比特分辨率。经过运用快速傅立叶变换FFT算法来计算离散傅立叶变换DFT，制造商可以丈量ADC模块的SNDR，并用其来计算

13、有效位数ENOB:SNDR(dB)-1.76dBENOB6.02dB华侨大学IC设计中心ADC动态性能目的华侨大学IC设计中心ADC动态性能目的nDatasheet中所指的16 bit是 ADC输出的位数(而不是ADC的有效位数ENOB),普通而言，它指无丢码No Missing Codes)精度。n无丢码：当输入信号电压ADC满刻度输入范围内扫描即从最小值到最大值逐渐变化，一切能够的数字码都将在ADC的输出出现。DNL1,LSB 无丢码(No Missing Co就能保证des)华侨大学IC设计中心ADC动态性能目的n动态性能目的n优良指数(Figure of Merit，FoM)：衡量不同

14、带宽和精度ADC在功耗方面的性能，功率效率 。22totENBPFOMBWADCENBADCBWADCtot其中P 为消耗的功耗，为的有效位数，为的带宽华侨大学IC设计中心动态目的n动态特性：SNR、SNDR、SFDRn测试方法：输入一个理想正弦波，对ADC的转换结果进展DFT分析，得出动态特性华侨大学IC设计中心DFT分析nDFT：输入为N个等时间间隔的转换结果间隔为1/fsn输出为0fs之间的N条等间距的频率谱线，间距为fs/N，且关于fs/2对称n假设N=2k，可以用FFT快速算法计算DFTn理想正弦信号的DFT为单线谱：只需正弦频率处有输出，其他谱线为0华侨大学IC设计中心时域取值为整

15、数周期的影响频谱走漏整周期，输出为单根直线整周期，输出为单根直线非整周期，输出频谱走漏非整周期，输出频谱走漏不是不是ADC性能的反映，必需杜绝性能的反映，必需杜绝理想正弦输入理想正弦输入华侨大学IC设计中心频谱走漏的缘由nDFT计算：有限长序列周期沿拓实现无现场序列，假设非整周期呵斥信号失真华侨大学IC设计中心频谱走漏的处理方法n方法1：n相关采样，使输入信号频率与采样频率关联，严厉保证整周期nfs采样频率；nfin-输入信号频率nN-FFT分析的点数4096、8192、nM-fin的周期数n例：fs=40M，N=1024，M=89, fin= 3.4765625MHzn常用在仿真中，可以准确

16、地设置输入信号频率n实践测试时，遭到信号源频率精度的限制,难以保证整周期MinsffN华侨大学IC设计中心频谱走漏的处理方法n方法2：对时域序列加窗处置Hanning 或Nuttalln测试常用方法，点数越多越准确华侨大学IC设计中心根据DFT结果计算动态性能nSNR信号信号噪声噪声华侨大学IC设计中心实践ADC的频谱n信号n直流分量n谐波失真n噪声华侨大学IC设计中心ENOB通常比N小1.4左右nSNRnPnoise: DFT结果中除信号分量、DC分量和各次谐波分量之外的一切分量功率之和nSNDRnSFDR无失真动态范围nENOB有效精度1010logsignoisePSNRP1010log

17、signoisedistortionPSNDRPP1010logmax()sigharmonicPSFDRP华侨大学IC设计中心主要内容nADC的概述nADC性能目的分析与测试方法nCMOS采样电路n开关的导通电阻引入的非理想性n开关的时钟馈通和电荷注入n采样坚持器构造nCMOS ADC的构造华侨大学IC设计中心主要内容nADC的概述nADC性能目的分析与测试方法nCMOS采样电路n开关的导通电阻引入的非理想性n开关的时钟馈通和电荷注入n采样坚持器构造nCMOS ADC的构造华侨大学IC设计中心理想采样坚持电路华侨大学IC设计中心实践采样坚持电路的问题n开关导通电阻引入的非理想性n导通电阻引入

18、噪声n导通电阻限制了带宽，限制转换速度n导通电阻是输入信号的函数，存在非线性，呵斥SFDR降低n开关的电荷注入和时钟馈通华侨大学IC设计中心问题1：kT/C噪声n导通电阻与电容C构成低通滤波器，产生的输出噪声功率为kT/C与电阻大小无关，在高精度ADC中有较大影响n要求：kT/C量化噪声功率n由此，可根据转换精度确定采样电容的大小华侨大学IC设计中心 采样电容与转换精度的关系n电容面积限制了乃奎斯特率ADC精度的提高n过采样ADC可以降低对电容面积的要求华侨大学IC设计中心问题2：导通电阻对速度的影响华侨大学IC设计中心导通电阻确定速度、精度和电容都要求低导通电阻华侨大学IC设计中心开关的导通

19、电阻线性区任务电阻不为常数：信号越大，导通电阻越大引入非线性华侨大学IC设计中心添加采样时间可降低电阻引入的非线性 HD2=-69.5dBFSHD3=-76.3华侨大学IC设计中心电源电压对非线性的影响n电源电压添加对三次谐波改善更明显华侨大学IC设计中心ADC的SFDR优化措施nSFDR对采样的非线性很敏感n处理措施：n增大开关尺寸，降低电阻n添加了开关的电荷注入n添加了漏源的非线性结电容，引入其他非线性n增大VDD/VFSn降低了动态范围n互补开关n使VGS恒定并最大化华侨大学IC设计中心措施1：互补CMOS开关互补开关在电源电压较高时，能显著改善开关性能低电源电压使任务范围减小华侨大学I

20、C设计中心措施2：Boot开关实现恒定VGS采样n根本思想开关导通时，栅电压VG为VDD+Vin使VGS一直等于VDD降低了导通电阻，并去除了非线性华侨大学IC设计中心适用的Boost开关电路VDD倍增电路华侨大学IC设计中心VDD倍增华侨大学IC设计中心C1、C2下极板的电压0VDD变化上极板电压VDD2VDD变化华侨大学IC设计中心恒定VGS的实现华侨大学IC设计中心华侨大学IC设计中心主要内容nADC的概述nADC性能目的分析与测试方法nCMOS采样电路n开关的导通电阻引入的非理想性n开关的时钟馈通和电荷注入n采样坚持器构造nCMOS ADC的系统构造华侨大学IC设计中心时钟馈通和电荷注

21、入n时钟信号由高到低变化时输出产生失调电压n时钟馈通n电荷注入华侨大学IC设计中心时钟馈通和电荷注入分析1Case1：时钟下降速度慢的情况：开关关断之前沟道依然存在，沟道电荷可以泄放到端，不存在电荷注入只受时钟馈通影响华侨大学IC设计中心包含CDB，大小随Vin变化，引入非线性华侨大学IC设计中心时钟馈通和电荷注入分析2Case2：时钟下降速度很快的情况：没有沟道，电荷无法泄放，均匀地注入到端和D端失调电压同时遭到时钟馈通和电荷注入的华侨大学IC设计中心在任务速度范围内，尽量使时钟下降的慢些，可以减轻电荷注入的影响，但时钟馈通依然存在华侨大学IC设计中心开关的时钟速度对失调的影响华侨大学IC设

22、计中心时钟馈通和电荷注入的处理措施n措施1：互补CMOS开关n假设NMOS和PMOS的尺寸一样，可以起到较好的改善作用nN管和P管迁移率不同，引起导通电阻的非线性华侨大学IC设计中心措施2：添加dummy管选择L1=L2，W1=2W2，可以显著抵消电荷注入问题：1. 要保证时钟的上升和下降匹配； 2. 开关两端阻抗匹配使Q1平分到两端； 3. dummy管添加了寄生电容，降低了带宽华侨大学IC设计中心措施3：差动采样失调误差可抵消不能消除非线性误差与信号有关的误差华侨大学IC设计中心措施4：下极板采样M2比M1提早一点时间关断，使Cs的下极板没有到地的通路当M1关断时，M1的电荷无法注入到Cs

23、上M2的VGS是固定值，关断时引起的误差可以差动采样消除华侨大学IC设计中心主要内容nADC的概述nADC性能目的分析与测试方法nCMOS采样电路n开关的导通电阻引入的非理想性n开关的时钟馈通和电荷注入n采样坚持器构造nCMOS ADC的系统构造华侨大学IC设计中心基于下极板采样的翻转式采样坚持器f1和f2为不交叠时钟，即不能同时使开关导通f1比f1d略微提早关断，实现下极板采样华侨大学IC设计中心跟踪相华侨大学IC设计中心 坚持相华侨大学IC设计中心处在信号通路上，采用boosted的恒定VGS开关，减小导通电阻，添加线性度。其他开关可采样CMOS开关华侨大学IC设计中心适用的差动方式的翻转

24、式采样坚持器闭环增益等于1反响系数等于1，必需保证运放的稳定性和速度单级的增益提高性运放为首选构造华侨大学IC设计中心下极板采样的电荷再分布式SHAn f1相：X节点的电荷：n f2相：X节点的电荷n电荷守恒：失调项由差动采样消除华侨大学IC设计中心华侨大学IC设计中心差动电荷再分布的输入输出可实现可编程增益华侨大学IC设计中心利用电荷再分布式构造实现运算n电荷再分布式构造跟踪相：S1和S3导通，S2关断坚持相：S2导通，S1和S3关断可实现大于1的放大倍数12()oiosCVVVC华侨大学IC设计中心时钟生成电路n产生双相不交叠时钟及下极板采样时钟华侨大学IC设计中心Flash ADC。21

25、21NN个比较器个串联电阻123、速度快，一次比较完成， 速度仅所比较器的限制、面积大，功耗大。3、输入电容大。、精度有限。电阻匹配特 性限制、非线性输入电容、 比较器的失调，8bit4、电路结构简单，无需采样保持电路RRR2R2华侨大学IC设计中心Flash ADC n量化器中比较器的输出信号为温度码，所以需求译码电路来实现温度码到二进制码的转换。实现温度码到二进制码转换的译码电路有多种类型，如ROM译码器，Wallace Tree译码器，FAT Tree 译码器，多路开关(multiplexer)译码器。 温度码(y4y1)One-Out-of-N码(a5a1)二进制码(d3d1)0000

26、00001000000100010001001100100010011101000011111110000100华侨大学IC设计中心Flash ADC n温度码到二进制码电路30201101bbbb1 ofn 温度码码1n选 电路华侨大学IC设计中心温度码到二进制码电路n气泡问题Flash ADC中一般不用采样保持电路，如果输入信号变化比较快而各个比较器进行比较的时间又不一致时，就可能导致比较器输出发生错误华侨大学IC设计中心温度码到二进制码电路n气泡问题气泡3031212111110101bbbbbbbbFs0.52相差满刻度华侨大学IC设计中心温度码到二进制码电路n气泡问题1n采用三输入与

27、门来产生 选 编码，可以抑制温度码中只有一个气泡码的误差当检测多个气泡码，则需要复杂的抑制电路华侨大学IC设计中心温度码到二进制码电路n比较器亚稳态问题当比较器两个输入端信号差别较小时，则需要经过较长时间才能产生稳定的逻辑，这种情况称为比较器的亚稳态问题。华侨大学IC设计中心温度码到二进制码电路nGray编码华侨大学IC设计中心温度码到二进制码电路n格雷码的运用，不但可以抑制亚稳态带来的问题，还可以减小气泡的影响，当气泡的数量添加时，格雷码的输入依然与无气泡时温度码对应的格雷值，从而可得到合理近气泡华侨大学IC设计中心主要内容nADC的概述nADC性能目的分析与测试方法nCMOS采样电路nCM

28、OS比较器nCMOS ADC的构造华侨大学IC设计中心理想比较器n比较两个模拟电压的瞬时值，输出数字“0或“1n延续时间或分立时间n性能：n精度：增益和失调n速度：小信号带宽、建立时间、过载恢复时间n功耗n输入电容n回踢华侨大学IC设计中心增益要求华侨大学IC设计中心实现高增益的方法n特殊的“放大n不要求线性n不要求延续时间，在给定的某个时辰放大n能够的实现方法：n单级放大：开环OTAn多级放大：多级电阻负载差动对级联n带正反响的锁存器华侨大学IC设计中心假设用OTA作比较器最高频率：400KHz华侨大学IC设计中心多级级联n影响速度的要素：单级增益和级数华侨大学IC设计中心正反响锁存器华侨大

29、学IC设计中心锁存器的等效增益华侨大学IC设计中心实践比较器的构造n在锁存器之前采样预放大的缘由n失调：锁存器的失调为10100mVn共模抑制n减小回踢n消除亚稳态华侨大学IC设计中心预放大器对失调的抑制华侨大学IC设计中心失调消除技术华侨大学IC设计中心nOutput Series Cancellation华侨大学IC设计中心nInput Series Cancellation华侨大学IC设计中心比较器实例1n失调消除阶段华侨大学IC设计中心实例2华侨大学IC设计中心实例(3)华侨大学IC设计中心实例(4)n动态比较器华侨大学IC设计中心主要内容nADC的概述nADC性能目的分析与测试方法n

30、CMOS采样电路nCMOS ADC的构造n串行ADCn逐次逼近ADCnFLSAH ADCn插值、折叠、折叠插值n流水线ADC华侨大学IC设计中心各种ADC构造的速度和精度华侨大学IC设计中心低速串行A/D转换器单斜率原理：斜坡电压为0时，开场计数；等于Vin时，停顿计数。计数器的输出结果正比于Vin优点：简单、低功耗；INL只取决于谐波电压的线性度，与其它器件无关；缺陷：速度很低；高精度时，产生斜坡电压难度大华侨大学IC设计中心双斜率双斜率A/D转换器方块图转换器方块图 原理：积分器先对Vin积分充电，再以Vref进展放电，直到积分器输出等于Vth。计数器的输出结果正比于Vin/Vref优点：

31、无需斜坡发生器、简单缺陷：速度很低；运用：绝大多数的数字万用表采用这种ADC华侨大学IC设计中心双斜率双斜率A/D转换器的任务波形转换器的任务波形 *INrefVOUTREF VNN华侨大学IC设计中心主要内容nADC的概述nADC性能目的分析与测试方法nCMOS采样电路nCMOS ADC的构造n串行ADCn逐次逼近构造nFLSAH ADCn插值、折叠、折叠插值n流水线ADC华侨大学IC设计中心逐次逼近SAR构造也称为算法型也称为算法型ADCADC华侨大学IC设计中心n算法原理华侨大学IC设计中心逐次逼近过程二分搜索原理DAC输出输出精度高，可到达16位；对于N位ADC，转换一个结果需求N个时

32、钟周期；精度与速度的折衷，通常在MHz级别华侨大学IC设计中心SAR实例华侨大学IC设计中心主要内容nADC的概述nADC性能目的分析与测试方法nCMOS采样电路nCMOS ADC的构造n串行ADCn逐次逼近构造nFLSAH ADCn折叠插值n流水线ADC华侨大学IC设计中心FLASH构造：高速ADC并行构造，高速转换，可达GHz构造复杂，共需求2N-1个比较器输入寄生电容大， 2N-1 个比较器的输入电容华侨大学IC设计中心华侨大学IC设计中心华侨大学IC设计中心FLASH ADC的误差源华侨大学IC设计中心气泡的影响n常见的温度码译码电路华侨大学IC设计中心华侨大学IC设计中心n防气泡的译

33、码器华侨大学IC设计中心降低FLASH构造的复杂度nFLASH构造的优势是高速n但精度难以超越8位n功耗和面积限制n降低FLASH构造复杂度的方法n插值法n折叠法n折叠差值法n流水线构造华侨大学IC设计中心主要内容nADC的概述nADC性能目的分析与测试方法nCMOS采样电路nCMOS ADC的构造n串行ADCn逐次逼近构造nFLSAH ADCn插值、折叠、折叠插值n流水线ADC华侨大学IC设计中心用插值法减少比较器中的预放大器内插添加了判别电平，减小了Cin。放大器的传输曲线和增益值不重要，重要的是：交点位置要准确-+-+把闪速ADC的比较器分成预放大器和锁存器两部分。预放大器的传输曲线：阈

34、值附近为线性；其他非线性；远离阈值的两端饱和+-+ -华侨大学IC设计中心预放大器+锁存器的比较器华侨大学IC设计中心2插值华侨大学IC设计中心插值的其它实现方式21121 122interinter1212= =R VRVCVC VVVRRCC华侨大学IC设计中心4-Interpolating ADC华侨大学IC设计中心NoImage总的电压传输曲线16个温度计码通常采用格雷码插值可以减少放大器的数量，不能减少锁存器的的数量！华侨大学IC设计中心折叠减少比较器的数量折叠率折叠率F：每个折叠模块输出电压跃变的次数小区域数：每个折叠模块输出电压跃变的次数小区域数华侨大学IC设计中心折叠ADC华侨

35、大学IC设计中心6-bit折叠ADC华侨大学IC设计中心折叠器实现华侨大学IC设计中心折叠器的输入输出特性华侨大学IC设计中心失真问题华侨大学IC设计中心添加折叠数减小失真华侨大学IC设计中心多折叠的波形华侨大学IC设计中心8位折叠ADCMSB：3位，LSB：5位；直接flash：255比较器；折叠后：40个比较器华侨大学IC设计中心折叠插值 ADC折叠可减少比较器数量，不能减小输入电容；内插相反、互补。华侨大学IC设计中心华侨大学IC设计中心主要内容nADC的概述nADC性能目的分析与测试方法nCMOS采样电路nCMOS ADC的构造n串行ADCn逐次逼近构造nFLSAH ADCn插值、折叠

36、、折叠插值n两步ADC、流水线ADC华侨大学IC设计中心两步ADC单用一级时，量化误差较大，余量电压为单用一级时，量化误差较大，余量电压为eq1用第二个用第二个ADC来对余量电压量化来对余量电压量化华侨大学IC设计中心第二级第二级ADC的量化误差为的量化误差为eq2华侨大学IC设计中心华侨大学IC设计中心华侨大学IC设计中心两步ADC的实现存在问题存在问题1：Fine ADC精度要求很高为精度要求很高为ADC总精度总精度LSB/2存在问题存在问题2：速度问题，每添加一级需求添加一个时钟周期来完成转换速度问题，每添加一级需求添加一个时钟周期来完成转换华侨大学IC设计中心处理措施1：级间放大添加级间增益级，添加级间增益级，A=2B1两级两级ADC可以采用同样的电路可以采用同样的电路华侨大学IC设计中心处理措施2：第二级添加采样坚持两级同时任务：两级同时任务：第一级对第第一级对第n次采样进展转换并产生余量电压次采样进展转换并产生余量电压同时，第同时，第2级对级对n