ADC0809外围接口电路

1、2021/8/141课题背景、目的、意义n1.课题背景、目的、意义n本课题以FPGA技术为基础，以Verilog为描述语言，以QuartusII为仿真平台，设计ADC0809接口电路逻辑。该逻辑电路嵌入FPGA中,与ADC0809互连。通过FPGA实现对模数转换芯片的控制，使进入ADC0809的模拟信号转换为数字信号并输出显示。2021/8/142设计思路 n1.了解ADC0809芯片内部结构和管脚的工作原理；n2.依据芯片的管脚的工作原理，设定 ADC0809接口电路接口的工作方式；由管脚的工作方式，设定代码的大体框架；n3.由芯片的工作程序，最终确ADC0809接口电路采样控制过程 。n4

2、.验证检查。2021/8/143ADC0809芯片概述 nADC0809是CMOS的8位A/D转换器，片内有8路模拟开关，可控制8个模拟量中的一个进入转换器中。nADC0809的精度是8位，转换时间约为100s，含锁存控制的8路开关，输出有三态缓冲控制，单5V电源供电。 2021/8/144ADC0809的内部结构 右图所示为ADC0809芯片的内部结构，从图中可看到多路开关可选通8个模拟通道，允许8路模拟量分时输入，共用一个A/D转换器进行转换，这是一种经济的多路数据采集方法。地址锁存与译码电路完成对A、B、C 3个地址位进行锁存和译码，其译码输出用于通道选择，其转换结果通过三态输出锁存器存

3、放、输出。 2021/8/145ADC0809芯片管脚的工作原理n(1) 模拟信号输入IN0IN7： IN0-IN7 为八路模拟电压输入线；n(2) 地址输入和控制线 ：地址输入和控制线共4 条，其中ADDA、ADDB 和ADDC 为地址输入线，选择IN0-IN7 上哪一路模拟电压送给比较器进行A/D 转换。ALE 为地址锁存允许输入线，高电平有效。当ALE 线为高电平时，ADDA、ADDB和ADDC 三条地址线上地址信号得以锁存。n(3) 数字量输出及控制线（11 条）：START 为“启动脉冲”输入线，上升沿清零，下降沿启动ADC0809 工作。EOC 为转换结束输出线，该线高电平表示AD

4、 转换已结束，数字量已锁入“三态输出锁存器”。D0-D7 为数字量输出线，D7 为最高位。ENABLE 为“输出允许”线，高电平时能使D0-D7 引脚上输出转换后的数字量。n(4) 电源线及其他（5 条）：CLOCK 为时钟输入线，用于为ADC0809 提供逐次比较所需，一般为640kHz 时钟脉冲。Vcc 为+5V 电源输入线，GND 为地线。+VREF 和-VREF 为参考电压输入线，用于给电阻网络供给标准电压。+VREF 常和VDD 相连，-VREF 常接地。 2021/8/146ADC0809芯片的工作过程：n（1）当模拟量送至某一输入通道INi后，CPU将标识该通道编码的三位地址信号

5、经数据线或地址线输入到ADDC、ADDB、ADDA引脚上。 n（2）地址锁存允许ALE锁存这三位地址信号，启动命令START启动A/D转换。 n（3）转换开始：EOC变低电平；转换结束：EOC变为高电平。EOC可作为中断请求信号。 n（4）转换结束后，可通过执行IN指令，设法在输出允许EN脚上形成一个正脉冲，打开三态缓冲器把转换的结果输入到D70，一次A/D转换便完成了。2021/8/147ADC0809接口电路管脚的工作原理的确定n由ADC0809芯片的管脚的工作原理，可以推出ADC0809接口电路管脚的工作原理。确定ADC0809接口电路的各个管脚是输入管脚或者为输出管脚。n了解芯片的管脚

6、的工作原理后，画出ADC0809接口电路原理图 2021/8/148FPGA与ADC0809接口电路原理图 2021/8/149ADC0809芯片管脚中：n模拟信号输入IN0IN7，由模拟电路输入模拟信号；n4条电源线： +VREF 和-VREF 为参考电压输入线，用于给电阻网络供给标准电压。+VREF 常和VDD 相连，-VREF 常接地。 上述的端口直接按照要求连线。2021/8/1410ADC0809与FPGA接口电路设计nFPGA_IO18接收ADC0809 8位数数据；nFPGA_IO9接收ADC0809 转换结束信号EOC；nFPGA_IO1012 为ADC0809提供8路模拟信号

7、开关的3位地址选通信号（ADD-AC）；另需外界输入地址信号；nFPGA_IO13 为ADC0809提供地址锁存控制信号ALE：高电平时把三个地址信号送入地址锁存器，并经译码器得到地址输出，以选择相应的模拟输入通道；接下页2021/8/1411nFPGA_IO14为ADC0809提供输出允许控制信号ENABLE：电平由低变高时，打开输出锁存器，将转换结果的数字量送到数据总线上；nFPGA_IO15为ADC0809提供启动控制信号START：一个正脉冲过后A/D开始转换；2021/8/1412nFPGA_IO16为ADC0809提供时钟信号信号CLOCK， ADC0809没有内部时钟，需外接10

8、KHz1290Hz的时钟信号，这里由FPGA的系统时钟（50MHz）经256分频得到clk1（195KHz）作为ADC0809转换工作时钟 2021/8/1413 ADC0809采样控制程序电路符号 n左边为输入端n右边是输出端n在确定外围接口电路端口的输入、输出后，描述出ADC0809采样控制程序电路符号 2021/8/1414n由于知道了ADC0809芯片的工作过程，依此可以推导并确定ADC0809接口电路采样控制过程。2021/8/1415n当模拟量送至某一输入端（如IN-0或IN-1）等，由3位地址信号选择，而地址信号（ADDC、ADDB、ADDA）由ALE锁存。START是转换启动信

9、号，一个正脉冲过后A/D开始转换nEOC是转换情况状态信号，当启动转换约100s后，EOC产生一个负脉冲，以示转换结束。 在EOC的上升沿后，且输出使能信号ENABLE为高电平，则控制打开三态缓冲器，把转换好的8位数据由q(7，0)输出。n至此ADC0809的一次转换结束 ADC0809接口电路采样控制过程2021/8/1416ADC0809的工作时序图 2021/8/14172021/8/1418 ADC0809采样控制状态图 根据其采样时序用状态机来描述采样控制过程，其状态转换关系 如左图所示。2021/8/1419由Quartus软件进行验证 n按照软件的验证的步骤进行代码的验证；n将Verilog HDL 文件生成为符号（Symbol ）生成符号图如下：n与先前预测的控制电路符号一样2021/8/1420由Quartus软件进行验证 n按照软件的验证的步骤进行代码的验证；n在矢量波形文件中对输入量输入波形如图2021/8/1421n生成仿真网表，选择仿真模式 ，然后点击Start 按钮，开始仿真。在仿真完成后，点击Report 按钮即可观看仿真的结果， n在输出端口中d70的输入波形为00000001。2021/8/1422n输出端q70的输出波形为00000001；n输入输出的波形相同，