东北林业大学DSP原理课件 第二章 双供电DSP电

1、第二章 双供电DSP电源设计n采用双电源器件芯片设计系统时，需要考虑系统上电或者掉电操作过程中内核和I/O供电的相对电压和上电次序。n内核和I/O通常采用独立供电结构，如果上电或者掉电过程中两个电压的供电起点和上升速度不同，就会在内核和I/O之间产生电流，从而影响系统初始化状态，甚至影响期间的寿命。图 5.1 DSP双电源供电系统原理第二章 双供电DSP电源设计第二章 双供电DSP电源设计nDSP内核和外设供电次序控制（2种方法）1、分离元件P通道MOSFET管2、TI公司提供的电源分配开关 以上两种方法均可实现在DSP内核供电过程中隔离内核和外部I/O器件电源以及控制上电次序的目的。2.1

2、总线冲突n内核先于外部I/O供电n内核先上电后掉电2.2 内核和I/O供电次序控制策略n2.2.1 3.3V单电源上电次序控制1、采用P通道MOSFET管和具有稳定标识的DC/DC（电压变换器）特点：原理简单、增加辅助器件少。2、采用P通道MOSFET管和电源监测电路3、电源分配开关4、电源分配开关和单电源监测电路5、电源分配开关和双电源监测电路6、 P通道MOSFET管和双电源监测电路n2.2.2 输入电压大于3.3V的上电次序控制1、LDO集成电路稳压器 LDO：低压差线性稳压器2.2 内核和I/O供电次序控制策略2.2 内核和I/O供电次序控制策略2、LDO集成电路稳压器和单电源监测电路

3、n3、LDO集成电路稳压器和双电源监测电路2.3 TMS320F28xx 电源设计第三章 TMS320F2812的时钟与中断3.1 时钟单元n3.1.1 时钟单元基本结构TMS320F2812处理器内部集成了振荡器、锁相环、看门狗和复位控制电路等。F2812内部的各种时钟和复位电路见下图：F2812内部内部的各种时钟的各种时钟和复位电路和复位电路n锁相环是一种控制晶振，使其对于参考信号保持恒定相位的电路，在数字通信系统中使用比较广泛。nDSP上锁相环，主要作用是通过软件实时配置片上外部时钟，提高系统的灵活性和可靠性。n可以有效的降低系统对外部时钟的依赖和电磁干扰，提高系统启动和运行的可靠性，降

4、低系统对硬件的设计要求。3.1.2 锁相环电路3.1.2 锁相环电路图 晶体振荡器及锁相环模块PLL: phase lock loop 3.1.2 锁相环电路n锁相环模块除了为28x内核提供时钟之外，还通过系统时钟输出快速和慢速两种外设时钟，如下图所示。3.1.2 锁相环电路3.1.3 时钟单元寄存器reservedreservedEVAENCLKEVBENCLKreservedADCENCLKreservedreservedECANENCLKSPIAENCLKSCIBENCLKreservedSCIAENCLKMCBSPENCLKreservedreservedHSPCLKLSPCLK3.1

5、.3 时钟单元寄存器1、外设时钟控制寄存器PCLKCRreservedreservedEVAENCLKEVBENCLKreservedADCENCLKreservedreservedECANENCLKSPIAENCLKSCIBENCLKreservedSCIAENCLKMCBSPENCLKreservedreservedHSPCLKLSPCLKreservedreservedEVAENCLKEVBENCLKreservedADCENCLKreservedreservedECANENCLKSPIAENCLKSCIBENCLKreservedSCIAENCLKMCBSPENCLKreservedr

6、eservedHSPCLKLSPCLK0215 - 3HSPCLKreservedH/LSPCLK2 H/LSPCLK1 H/LSPCLK0 Peripheral Clock Frequency 0 0 0 SYSCLKOUT / 1 0 0 1 SYSCLKOUT / 2 (复位默认值复位默认值) 0 1 0 SYSCLKOUT / 4 (复位默认值复位默认值) 0 1 1 SYSCLKOUT / 6 1 0 0 SYSCLKOUT / 8 1 0 1 SYSCLKOUT / 10 1 1 0 SYSCLKOUT / 12 1 1 1 SYSCLKOUT / 14 0215 - 3LSPCL

7、Kreserved2、高/低速外设时钟预定标寄存器HISPCP 701Ah / LOSPCP 701Bh3、锁相环控制寄存器PLLCRnPLLCRnDIV选择PLL是否为旁路，如果不是旁路则设置相应的时钟倍频数。DIV3 DIV2 DIV1 DIV0 Clock Frequency (CLKIN) 0 0 0 0 OSCCLK x 1 / 2 (no PLL) 0 0 0 1 OSCCLK x 1 / 2 0 0 1 0 OSCCLK x 2 / 2 0 0 1 1 OSCCLK x 3 / 2 0 1 0 0 OSCCLK x 4 / 2 0 1 0 1 OSCCLK x 5 / 2 0 1

8、 1 0 OSCCLK x 6 / 2 0 1 1 1 OSCCLK x 7 / 2 1 0 0 0 OSCCLK x 8 / 2 1 0 0 1 OSCCLK x 9 / 2 1 0 1 0 OSCCLK x 10 / 20315 - 4DIVreserved3.1.4 看门狗n1 看门狗定时器基本结构如果CPU崩溃，则复位系统。看门狗计数器独立于CPU如果计数器溢出则复位或中断被触发为防止计数器溢出，CPU必须周期性的向看门狗KEY寄存器写入0X55+0XAA序列在 复位之后3ms之内看门狗必须被启用或者禁止WDKEY 写操作SequentialStep1234567891011Value

9、 Writtento WDKEYAAhAAh55h55h55hAAhAAh55hAAh55h23hResultNo actionNo actionWD counter enabled for reset on next AAh writeWD counter enabled for reset on next AAh writeWD counter enabled for reset on next AAh writeWD counter is resetNo actionWD counter enabled for reset on next AAh writeWD counter is r

10、esetWD counter enabled for reset on next AAh writeCPU reset triggered due to improper write value2 看门狗基本操作看门狗定时器模块6 - BitFree -RunningCounterCLR/2/4/8/16/32/64OSCCLKSystemReset1011000110100010001111108 - Bit WatchdogCounterCLROne-CycleDelayWatchdogReset KeyRegister55 + AADetectorGood KeyBad Key1 0 1

11、 /33WDCR . 2 - 0WDCR . 6WDPSWDDISWDCR . 7WDFLAGWDCNTR . 7 - 0WDKEY . 7 - 0WDCR . 5 - 3 WDCHK 2-0Bad WDCR Key/512OutputPulseWDRSTWDINTSCSR .1WDENINTSCSR . 0WDOVERRIDE 3 看门狗寄存器（1）看门狗控制寄存器WDCR 7029hWDFLAGWDDIS76543210WDCHK1 WDCHK0WDPS2WDPS1WDPS0WDCHK2Logic Check BitsWrite as 101 or reset immediately tr

12、iggeredWD PrescaleSelection BitsWatchdog Disable Bit(Functions only if WD OVERRIDEbit in SCSR is equal to 1)reserved15 - 8WD Flag BitGets set when the WD causes a reset Writing a 1 clears this bit Writing a 0 has no effect（2）系统控制和状态寄存器SCSR 7022hWD Override (protect bit)After RESET - bit gives user a

13、bility to disable WD by setting WDDIS bit=1 in WDCR clear only bit and defaults to 1 after reset0 = protects WD from being disabled by s/w bit cannot be set to 1 by s/w (clear-only by writing 1)1 = (default value) allows WD to be disabled using WDDIS bit in WDCR once cleared, bit cannot set to 1 by s/w01215 - 3WDOVERRIDEWDENINTWDINTSreservedWD Enable InterruptWD Interrupt Status(read only)0 = active1 = not active0 = WD generates