quartus II使用手册

1、1EDA工具工具 Quartus II简介简介2设计方法的选择设计方法的选择 集集成成电电路路 手手工工设设计计： 设设计计者者 + + 纸纸 + + 笔笔 自自动动设设计计： 设设计计者者 + + E ED DA A 工工具具 设设计计构构想想 3使用使用EDA工具设计集成电路工具设计集成电路 设计描述设计描述 （图形或硬件描述语言）（图形或硬件描述语言） EDA 工具工具 集成电路集成电路 设计者的注意力集中于设计描述，细节交给设计者的注意力集中于设计描述，细节交给EDA工具工具4Quartus II设计流程设计流程 设计构想设计构想 设计输入设计输入 功能正确？功能正确？ 原理图原理图

2、硬件描述语言硬件描述语言 满足时序要求？满足时序要求？ 功能模拟功能模拟 部分编译： 分析与综合部分编译： 分析与综合 物理设计：物理设计： 时序模拟时序模拟 器件编程器件编程 是是 否否 是是 否否 完完 整整 的的 编编 译译 创建一个新项目创建一个新项目 选择目标器件选择目标器件 引引 脚脚 指指 定定 5启动启动 Quartus II 双击双击Quartus II图标图标6Quartus II主界面主界面 78File菜单的一个实例菜单的一个实例 9Quartus II主界面的一个实例主界面的一个实例 10用户定制主界面用户定制主界面 选择命令选择命令Tools Customize 在

3、对话框中操作：在对话框中操作： 11开始一个新项目开始一个新项目Project: 项目项目，工程，设计，工程，设计 Quartus2只对项目只对项目进行编译，模拟，编程进行编译，模拟，编程. 而而不对单独的文件不对单独的文件，除非把该文件设置为，除非把该文件设置为项目项目12指定指定新项目新项目的工作目录及名称的工作目录及名称 选择命令选择命令File | New Project Wizard 在对话框中操作：在对话框中操作： （1）指定工作目录）指定工作目录 （4）点击）点击 Next （3）本项目顶层）本项目顶层 Entity 名称名称 建议顶层文件名与顶层建议顶层文件名与顶层 Entit

4、y 同名；同名； 建议顶层文件名与项目名称相同。建议顶层文件名与项目名称相同。 （2） 指定项目名称） 指定项目名称 13将本项目所需文件包含进来的窗口将本项目所需文件包含进来的窗口 14为本项目指定目标器件为本项目指定目标器件 （1）选选择择器器件件系系列列 （2）选选择择Auto 或或具具体体器器件件 （3）点点击击Next 15指定所需的第三方指定所需的第三方EDA工具工具 点击 Finish 或 Next 16项目的版本管理项目的版本管理 项项目目的的设设置置描描述述 设设置置文文件件 1 设设置置文文件件 2 设设置置文文件件 n 一个项目可以有多个设置（例如选择不同的器件一个项目可

5、以有多个设置（例如选择不同的器件, , 不同的约束条件不同的约束条件）。）。 每一个设置文件对应于该项目的一个版本。每一个设置文件对应于该项目的一个版本。 如果不使用版本管理，则只有一个（默认的）版本。如果不使用版本管理，则只有一个（默认的）版本。17和项目版本管理有关的文件和项目版本管理有关的文件 文件类型文件类型 说明说明 Quartus II 项目文件 （.qpf） （Quartus II Project File） 代表一个项目 （一个项目可以有多个设置， 每一个设置对应于一个版本） Quartus II 项目设置文件（.qsf） （Quartus II Setting File） 每

6、一个设置文件对应于一个该项目的一个版本 Quartus II 项目默认设置文件（.qdf） （Quartus II Default Settings File） 该文件放置在 bin 目录下 存放项目的默认设置， 此默认设置可以被.qsf 文件的设置所覆盖。 Quartus II 项目工作空间文件（.qws） （Quartus II Workspace File） 包含着用户希望的信息以及其它信息， 例如窗口的位置、 被打开的文件以及该文件在窗口中的位置等。 18版本管理：创建新版本或选择旧版本版本管理：创建新版本或选择旧版本u使用命令使用命令Project | Revisions:选用旧选用

7、旧版本版本创建创建新版本新版本19如果选择了创建新版本如果选择了创建新版本 出现对话框：出现对话框：（1）键入新版本的名字）键入新版本的名字（2）点击）点击OK20设计的原理图描述设计的原理图描述21进入原理图编辑器进入原理图编辑器 在Quartus主界面中选择菜单项 File 选择 New或 Open 选择 Block Diagram /Schematic File 选择一个已经存在的文件名 原理图编辑器窗口出现 选择 Graphic Files 选择该文件所在目录 鼠标左键点击 OK New Open 22原理图编辑器窗口原理图编辑器窗口 选选择择工工具具 全全屏屏显显示示 单单条条连连线

8、线 文文本本工工具具 插插入入符符号号 数数组组连连线线 橡橡皮皮筋筋功功能能 放放大大缩缩小小 部部分分连连线线 原原理理图图编编辑辑区区 最最大大化化按按钮钮 对对角角线线工工具具 弧弧形形工工具具 工工具具条条 23从库中调入元件及引脚符号从库中调入元件及引脚符号u在原理图编辑器的空白处选择一个适当位置在原理图编辑器的空白处选择一个适当位置 双击鼠标左键双击鼠标左键 u选择库名选择库名 选择库元件名选择库元件名 调入该元件符号调入该元件符号 （1）选选择择库库名名 （2）选选择择库库元元件件名名 24从库中调入元件及引脚符号（续）从库中调入元件及引脚符号（续）u选择引脚符号名选择引脚符号

9、名 调入该引脚符号调入该引脚符号25绘制原理图（绘制原理图（本例为半加器本例为半加器）u 连线；连线；u给引脚命名给引脚命名 ；26绘制原理图中的其他操作绘制原理图中的其他操作u 删除符号或连线；删除符号或连线；u复制元件符号复制元件符号 ；u橡皮筋功能：打开橡皮筋功能时，拖动元件符号或连线时，橡皮筋功能：打开橡皮筋功能时，拖动元件符号或连线时，原理图拓扑关系保持不变。原理图拓扑关系保持不变。27设计的设计的VHDL描述描述28进入文本编辑器进入文本编辑器 在Quartus的主界面中选择菜单项 File New Open 文本编辑器窗口出现 鼠标左键点击 OK 选择适当的目录 选择一个后缀为.

10、vhd 的文件 选择 VHDL File 选择 New 或 Open 29文本编辑器窗口文本编辑器窗口u文件名后缀：文件名后缀：lVHDL： .vhd；lVerilog： .v；lAHDL: .tdf。 30在文本编辑器中利用在文本编辑器中利用VHDL模板模板u选择选择Edit | Insert Template| VHDL（或或点击鼠标右键点击鼠标右键 ） （1）选选择择 VHDL （2）选选择择所所需需的的 VHDL 模模板板 31插入插入Entity模板后的文本编辑器窗口模板后的文本编辑器窗口 将带双下划线的虚拟标识符替换为用户自己的标识符将带双下划线的虚拟标识符替换为用户自己的标识符3

11、2 4 位加法器的位加法器的VHDL代码代码 LIBRARY ieee; - 第1行 USE ieee.std_logic_1164.ALL; - 第2行 USE ieee.std_logic_unsigned.ALL; - operator + is overwrited in the package ENTITY Adder4 IS GENERIC ( width : integer := 4 ); - 定义一个类属参数width，其默认值为4 PORT ( a, b: IN std_logic_vector ( width - 1 DOWNTO 0 ); cin: IN std_logi

12、c; cout: OUT std_logic; Sum: OUT std_logic_vector ( width - 1 DOWNTO 0 ) ); END Adder4; 33 4 位加法器的位加法器的VHDL代码（续）代码（续） ARCHITECTURE behav OF Adder4 IS SIGNAL temp: std_logic_vector ( width DOWNTO 0 ); BEGIN temp = ( 0 & a ) + b + cin; cout = temp (width); sum 0 ) ; - 计数值异步清零计数值异步清零 elsif clkevent

13、 and clk = 1 then - 检测时钟上升沿检测时钟上升沿 if en = 1 then - en为计数使能信号为计数使能信号 if cqi 9 then cqi := cqi + 1; - 若计数值若计数值 0); - 若计数值若计数值9，计数值归零，计数值归零 end if; end if; end if; if cqi = 9 then cout = 1; - 给进位信号赋值给进位信号赋值 else cout = 0; end if; cq = cqi; - 将计数值向端口输出将计数值向端口输出 end process;end behav; 113进入进入SignalTap流程

14、的前提流程的前提 u项目项目CNT10已经通过了编译和模拟；已经通过了编译和模拟；u目标芯片已经安装在实验板上；目标芯片已经安装在实验板上；l芯片上有富裕的逻辑单元和存储单元；芯片上有富裕的逻辑单元和存储单元；u实验板和主机通过实验板和主机通过ByteBlaster相连；相连；l以下为实例演示以下为实例演示 印制电路板 下载电缆 Byteblaster 的另 一端连接到计算机的并口 可编程逻 辑器件 Byteblaster 的 10芯插头 114Step1： 打开打开SignalTap II 编辑窗口编辑窗口uFile | New | Other Files | SignalTap II Fi

15、le 115Step2：调入电路调入电路 CNT10 的待测信号的待测信号 名字改为 CNT10 调入欲观察的信号名 116Step3：设置设置SignalTap II参数参数 u设置设置ELA的采样时钟信号，该时钟可以是本设计的的采样时钟信号，该时钟可以是本设计的内部时钟，也可以是外部输入时钟。本例采用外部内部时钟，也可以是外部输入时钟。本例采用外部时钟时钟clk1，clk1的频率应大大高于的频率应大大高于clk的频率，以便的频率，以便得到高精度的波形。得到高精度的波形。u在在Sample depth栏选择采样深度，例如栏选择采样深度，例如1K位，位，u在在Buffer acquisitio

16、n mode选项区域选定选项区域选定Circulateu设定起始触发位置，比如选择前点触发：设定起始触发位置，比如选择前点触发：“Pre trigger position”。u在在Trigger选项区域选项区域Trigger栏选择栏选择1，选中小，选中小Trigger框，在框，在Source栏选择触发信号栏选择触发信号EN，在，在Pattern栏选择栏选择Rising Edge。117Step3：设置设置SignalTap II参数参数 118继续操作继续操作uStep4 保存文件；保存文件； uStep5 编译并下载（编程）；编译并下载（编程）；lFPGAFPGA器件中既包含原设计器件中既包含原设计CNT10CNT10的电路的电路l也包含嵌入式逻辑分析仪也包含嵌入式逻辑分析仪ELAELAu Step6 在实验板上设置：例如在实验板上