基于DSP的交流伺服控制系统ppt课件

1、 7.1 DSP 7.1 DSP运动控制系统运动控制系统 7.2 TI TMS320C2xxx 7.2 TI TMS320C2xxx 7.3 TMS320C2xxx 7.3 TMS320C2xxx交流伺服系统交流伺服系统 7.1 DSP7.1 DSP运动控制系统运动控制系统 目前，运动控制系统或电动机控制系统的实现方法主要有目前，运动控制系统或电动机控制系统的实现方法主要有以下几种：以下几种：(1)(1)以模拟电路硬接线方式建立的运动控制系统。以模拟电路硬接线方式建立的运动控制系统。(2)(2)以微控制器为中心的运动控制系统。以微控制器为中心的运动控制系统。(3)(3)在通用计算机上用软件实现

2、的运动控制系统。在通用计算机上用软件实现的运动控制系统。(4)(4)利用公用芯片实现的运动控制系统。利用公用芯片实现的运动控制系统。(5)(5)用用FPGAFPGACPLDCPLD等可编程逻辑器件实现的运动控制系统。等可编程逻辑器件实现的运动控制系统。(6)(6)以可编程以可编程DSPDSP控制器为中心构成的运动控制系统。控制器为中心构成的运动控制系统。嵌入式处置器的分类 微控制器(MCU：Micro-Controller Unit) 即单片机。早期比较流行的处置器，将整个计算机系统集成到一个芯片中，内部以某种微处置器为中心，并对ROM、RAM、总线、总线逻辑、定时器/计数器、I/O、串行口、

3、A/D转换、D/A转换等必要外设加以集成。 Intel 8051 微处置器(MPU：Micro-Processor Unit) 必需在电路板上完成嵌入式系统功能。将MPU和其必要外设装配在一同的电路板称为单板机。 ARM系列，MIPS 数字信号处置器(DSP: Digital Signal Processor) 对系统构造和指令进展特殊设计，使其适宜于执行DSP算法，编译效率较高，指令执行速度也快。 TI TMS320C30 片上系统(System-on-Chip, SoC) 将重要处置器的内核和各种外围的芯片器件整合在一同，进一步降低功耗。 Intel PCA架构；PXA 255嵌入式系统的

4、根本组成Single Chip Computer/ Micro Controller UnitMCU采用冯.诺依曼构造，程序和数据的存储空间合二而一除通用CPU所具有的ALU和CU，还有存储器RAM/ROM存放器，时钟，计数器，定时器，串/并口，有的还有A/D，D/A INTEL MCS/48/51/9698 MOTOROLA HCS05/011 DSP采用哈佛构造，程序和数据分开存储 采用一系列措施保证数字信号的处置速度，如对FFT的专门优化 1、DSP与MCU的比较2、DSP特点 多总线：片内多条数据、地址和控制总线 流水线执行：多个控制和运算部件并行任务 硬件乘法器 特殊片上外设： 软件

5、插入等待电路便于与慢速设备接口 数字锁相电路PLL有利系统稳定 丰富片上存储器类型：RAM、ROM、Flash等 丰富片上外部：定时器、异步串口、同步串口、DMA控制器、HPI接口、A/D和通用I/O口等 JTAGJoint Test Action Group规范测试接口IEEE 1149规范接口:便于对DSP作片上的在线仿真采用冯.诺依曼构造的处置器采用哈佛构造的DSP处置器1 1 对密集的乘法运算的支持对密集的乘法运算的支持 GPP不是设计来做密集乘法义务的，即使是一些现代的GPP，也要求多个指令周期来做一次乘法。而DSP处置器运用专门的硬件来实现单周期乘法。DSP处置器还添加了累加器存放

6、器来处置多个乘积的和。累加器存放器通常比其他存放器宽，添加称为结果bits的额外bits来防止溢出。 同时，为了充分表达专门的乘法-累加硬件的益处，几乎一切的DSP的指令集都包含有显式的MAC指令。2 2 存储器构造存储器构造 传统上，GPP运用冯.诺依曼存储器构造。这种构造中，只需一个存储器空间经过一组总线一个地址总线和一个数据总线衔接四处置器核。通常，做一次乘法会发生4次存储器访问，用掉至少四个指令周期。 大多数DSP采用了哈佛构造，将存储器空间划分成两个，分别存储程序和数据。它们有两组总线衔接四处置器核，允许同时对它们进展访问。这种安排将处置器存贮器的带宽加倍，更重要的是同时为处置器核提

7、供数据与指令。在这种规划下，DSP得以实现单周期的MAC指令。 还有一个问题，即如今典型的高性能GPP实践上已包含两个片内高速缓存，一个是数据，一个是指令，它们直接衔接四处置器核，以加快运转时的访问速度。从物理上说，这种片内的双存储器和总线的构造几乎与哈佛构造的一样了。然而从逻辑上说，两者还是有重要的区别。 GPP运用控制逻辑来决议哪些数据和指令字存储在片内的高速缓存里，其程序员并不加以指定也能够根本不知道。与此相反，DSP运用多个片内存储器和多组总线来保证每个指令周期内存储器的多次访问。在运用DSP时，程序员要明确地控制哪些数据和指令要存储在片内存储器中。程序员在写程序时，必需保证处置器可以

8、有效地运用其双总线。 此外，DSP处置器几乎都不具备数据高速缓存。这是由于DSP的典型数据是数据流。也就是说，DSP处置器对每个数据样本做计算后，就丢弃了，几乎不再反复运用。3 3 定点计算定点计算 大多数DSP运用定点计算，而不是运用浮点。虽然DSP的运用必需非常留意数字的准确，用浮点来做应该容易的多，但是对DSP来说，廉价也是非常重要的。定点机器比起相应的浮点机器来要廉价而且更快。为了不运用浮点机器而又保证数字的准确，DSP处置器在指令集和硬件方面都支持饱和计算、舍入和移位。4 4 专门的寻址方式专门的寻址方式 DSP处置器往往都支持专门的寻址方式，它们对通常的信号处置操作和算法是很有用的

9、。例如，模块循环寻址对实现数字滤波器延时线很有用、位倒序寻址对FFT很有用。这些非常专门的寻址方式在GPP中是不常运用的，只需用软件来实现。5 5 执行时间的预测执行时间的预测 大多数的DSP运用如蜂窝和调制解调器都是严厉的实时运用，一切的处置必需在指定的时间内完成。这就要求程序员准确地确定每个样本需求多少处置时间。 假设计划用低本钱的GPP去完成实时信号处置的义务，执行时间的预测大约不会成为什么问题，应为低本钱GPP具有相对直接的构造，比较容易预测执行时间。然而，大多数实时DSP运用所要求的处置才干是低本钱GPP所不能提供的。 DSP对高性能GPP的优势在于，即使是运用了高速缓存的DSP，哪

10、些指令会放进去也是由程序员而不是处置器来决议的，因此很容易判别指令是从高速缓存还是从存储器中读取。DSP普通不运用动态特性，如转移预测和推理执行等。因此，由一段给定的代码来预测所要求的执行时间是完全直截了当的。从而使程序员得以确定芯片的性能限制。6 6 定点定点DSPDSP指令集指令集 定点DSP指令集是按两个目的来设计的： 使处置器可以在每个指令周期内完成多个操作，从而提高每个指令周期的计算效率。 将存贮DSP程序的存储器空间减到最小由于存储器对整个系统的本钱影响甚大，该问题在对本钱敏感的DSP运用中尤为重要。 为了实现这些目的，DSP处置器的指令集通常都允许程序员在一个指令内阐明假设干个并

11、行的操作。例如，在一条指令包含了MAC操作，即同时的一个或两个数据挪动。在典型的例子里，一条指令就包含了计算FIR滤波器的一节所需求的一切操作。这种高效率付出的代价是，其指令集既不直观，也不容易运用与GPP的指令集相比。 GPP的程序通常并不在意处置器的指令集能否容易运用，由于他们普通运用象C或C+等高级言语。而对于DSP的程序员来说，不幸的是主要的DSP运用程序都是用汇编言语写的至少部分是汇编言语优化的。这里有两个理由：首先，大多数广泛运用的高级言语，例如C，并不适宜于描画典型的DSP算法。其次，DSP构造的复杂性，如多存储器空间、多总线、不规那么的指令集、高度专门化的硬件等，使得难于为其编

12、写高效率的编译器。 即使用编译器将C源代码编译成为DSP的汇编代码，优化的义务依然很重。典型的DSP运用都具有大量计算的要求，并有严厉的开销限制，使得程序的优化必不可少至少是对程序的最关键部分。因此，思索选用DSP的一个关键要素是，能否存在足够的可以较好地顺应DSP处置器指令集的程序员。7 7 开发工具的要求开发工具的要求 由于DSP运用要求高度优化的代码，大多数DSP厂商都提供一些开发工具，以协助程序员完成其优化任务。例如，大多数厂商都提供处置器的仿真工具，以准确地仿真每个指令周期内处置器的活动。无论对于确保实时操作还是代码的优化，这些都是很有用的工具。 GPP厂商通常并不提供这样的工具，主

13、要是由于GPP程序员通常并不需求详细到这一层的信息。GPP缺乏准确到指令周期的仿真工具，是DSP运用开发者所面临的的大问题：由于几乎不能够预测高性能GPP对于给定义务所需求的周期数，从而无法阐明如何去改善代码的性能。 DSP芯片的开展 世界上第一个单片 DSP 芯片：1978年 AMI公司发布的 S2811内部都没有单周期乘法器。1980 年，日本 NEC 公司：P D7720是第一个具有乘法器的商用 DSP 芯片。 最胜利的DSP 芯片：TI 公司在1982年胜利推出其第一代 DSP 芯片 TMS32021系列。第二代DSP芯片TMS32020，第三代DSP芯片TMS320C30，第四代DS

14、P芯 片 T M S 3 2 0 C 4 0 / C 4 4 ， 第 五 代 D S P 芯 片TMS320C5X/C54X，第二代DSP芯片的改良型TMS320C2XX，集多片DSP芯片于一体的高性能DSP芯片TMS320C8X以及目前速度最快的第六代DSP芯片TMS320C62X/C67X等。 3、运动控制DSP选型 TI将常用的DSP芯片归纳为三大系列，即：TMS320C2000系列包括TMS320C2X/C2XX、TMS320C5000系列包括TMS320C5X/C54X/C55X、TMS320C6000系列TMS320C62X/C67X。TI公司DSP市场份额占全世界份额近 50。

15、第一个采用CMOS工艺的浮点DSP： Hitachi 公司于1982年推出。1983 年 Fujitsu 公司推出的MB8764，其指令周期为 120ns，且具有双内部总线，从而使处置吞吐量发生了一个大的飞跃。而第一个高性能浮点DSP芯片应是 AT&T 公司于1984 年推出的DSP32。 Motorola 公司1986年推出了定点处置器MC56001。1990年，推出了与IEEE 浮点格式兼容的浮点 DSP 芯片 MC96002。 美国模拟器件公司Analog Devices，简称AD在DSP芯片市场上也占有一定的份额，相继推出了一系列具有 本 人 特 点 的 D S P 芯 片 ，

16、 其 定 点 D S P 芯 片 有ADSP2101/2103/2105、ASDP2111/2115、ADSP2161/2162/2164以及ADSP2171/2181，浮点DSP芯片有ADSP21000/21020、ADSP21060/21062等。 TI公司DSP芯片C2000系列系列DSP子系列子系列 C2xx子系列：子系列：16位定点位定点DSP、20MIPS 代表器件：代表器件：TMS320F206PZ C24x子系列：子系列：16位定点位定点DSP、20MIPS 代表器件：代表器件：TMS320F240 LF240 x子系列：子系列：16位定点位定点DSP、40MIPS 代表器件：

17、代表器件：TMS320LF2407F28x子系列：子系列：32位定点位定点DSP、150MIPS 代表器件：代表器件：TMS320F2812、TMS320F28101、构造概述 1特点：两套独立的特点：两套独立的EVM模块；每模块；每个个EVM模块包括模块包括2个通用的个通用的16位定时器位定时器；三个比较单元；具有空间矢量形状机；三个比较单元；具有空间矢量形状机、死区发生器和输出逻辑控制的、死区发生器和输出逻辑控制的PWM回回路；路；3个捕获单元、光电编码器输入的四个捕获单元、光电编码器输入的四倍频辨向处置电路倍频辨向处置电路QEP；中断逻辑；中断逻辑。 2构造框图：构造框图：7.2 TI

18、TMS320C2xxx7.2 TI TMS320C2xxxEvent Manager Block DiagramPWM CircuitsPWM CircuitsPWM CircuitsPWM CircuitsPWM CircuitsPWM CircuitsOutput LogicOutput LogicOutput LogicOutput LogicOutput LogicOutput LogicGP Timer 1 CompareGP Timer 1 CompareGP Timer 1GP Timer 1GP Timer 2 CompareGP Timer 2 CompareGP Timer

19、 2GP Timer 2Compare Unit 1Compare Unit 1Compare Unit 2Compare Unit 2Compare Unit 3Compare Unit 3Capture UnitsCapture UnitsMUXMUXQEPQEPCircuitCircuitOutput LogicOutput LogicOutput LogicOutput LogicEV Control Registers / LogicEV Control Registers / LogicResetPIETCLKINA / TDIRA/ /2ADC StartData BusCLKD

20、IRT1PWM_T1CMPT2PWM_T2CMPPWM1PWM2PWM3PWM4PWM5PWM6CAP1/QEP1CAP2/QEP2CAP3/QEPI13事件管理器的引脚事件管理器的引脚 EVA:通用定时器比较输出-T1CMP/T1PWM, T2CMP/T2PWM；PWM输出-PWM16；外部时钟输入-TCLKINA, TDIRA；捕获和QEP输入-CAP1/QEP1, CAP2/QEP2, CAP3。 EVB:通用定时器比较输出-T3CMP/T3PWM, T4CMP/T4PWM；PWM输出-PWM712；外部时钟输入-TCLKINB, TDIRB；捕获和QEP输入-CAP4/QEP3, CA

21、P5/QEP4, CAP6。 功率维护引脚：PDPINTA/B, 低有效坚持6或者12个形状周期封锁一切的PWM输出为高阻态要求PDPINT中断使能，否那么无效，该信号由内部时钟信号确认和同步，系统复位后即被使能。 4事件管理器的中断管理和呼应事件管理器的中断管理和呼应 事件管理器的中断被分为3组，每一组分配1个CPU中断号INT2,3,4，多中断源的管理和仲裁由PIE模块处置。 中断源：中断事件发生后，EVM中断标志存放器EVA(/B)IFRA(/B/C)对应位被置1，该标志位只能由软件强迫写1去除。 中断使能：由中断屏蔽存放器EVA(B)IMRA, EVA(B)IMRB,EVA(B)IMR

22、C三个16位存放器管理一切的中断使能位。 中断恳求：外设的中断标志位和中断屏蔽位置1，产生CPU INT 中断恳求。 CPU呼应：IFR标志位和IMR使能位有效，CPU向PIE发布中断确认，IFR标志位被自动去除，CPU终了当前指令执行，取中断向量，之后操作由软件管理。 PIE呼应：确认CPU呼应，去除PIRQ标志位，刷新PIVR存放器，等待下一次中断。 中断软件：GISR维护现场，读PIVR确定外设中断；SISR-去除外设中断标志，中断前往前使能CPU的INTM位去除。2 通用定时器GPTimer 1个可读写的16位计数器TxCNT(x=14) 1个可读写的16位比较存放器双缓冲TcCMPR

23、(x=14) 1个可读写的16位的周期存放器双缓冲 TxPR(x=14) 可读写的定时器控制存放器TxCON(x=14) 输入时钟可编程预标定器 控制和中断逻辑 定时器比较输出 输出控制逻辑 定时器24可以选择定时器13的周期存放器值作为本人的定时周期3 全比较单元 特点： 每个事件管理器模块包含3个全比较单元； 3个16位比较存放器CMPR13(双缓冲； 1个比较控制存放器COMCONA/B; 1个16位行为控制存放器ACTRA/B双缓冲； 6个3态PWM比较输出； 控制和中断逻辑。1比较器部分比较器部分 输入信号：来自控制存放器的控制信号；定时器T1/3的计数信号和下溢与周期匹配信号；复位

24、信号。 比较器运转方式：由COMCONx控制，比较器运转使能、比较器输出使能、比较存放器刷新方式、SVPWM方式使能。 比较器运转原理：和定时器的比较单元一致。 编程处置：设置周期存放器TxPR设置行为控制存放器ACTRAx设置比较存放器CMPRx设置比较控制存放器COMCONx设置定时器控制存放器TxCON启动定时器等操作2PWM发生器发生器 硬件机构：对称和非对称波形发生器；可编程死区逻辑；输出逻辑；SVPWM形状机； 根本特点：16位存放器；可编程死区范围012us；最小死区宽度25ns；可动态改动PWM载波频率；在每个PWM周内和以后改动PWM脉冲宽度；可屏蔽功率器件维护中断PDPIN

25、T；可产称对称、非对称、空间矢量PWM波形；自动重装载机制；3死区发生器单元死区发生器单元 输入信号：3个全比较器的输出PH13; 1个预标定输入时钟x/1,x/2,x/4.x/32(101111) 。 输出信号：DTPH1, DTPH1_, DTPH2, DTPH2_, DTPH3, DTPH3_ 死区控制存放器：死区时间=m*p, m：死区定时器周期DBT03；p：预标定因子DBT244输出逻辑输出逻辑 输入信号：DTPH1, DTPH1_, DTPH2, DTPH2_, DTPH3, DTPH3_；ACTRx的控制位；PDPINTx和RS. 输出信号：PWMx x=16; PWMy y=712； 控制行为：ACTRx控制位决议PWM输出的电平的变化方式高/低有效、强迫高/低、高阻；复位信号和PDPINTx决议能否强迫PWM输出为高阻态。 阐明：复位信号和和有效的PDPINTx信号将复位ACTRx相对应的PWM输出形状控制位。5PWM波形波形 PWM发生的存放器编程： 设置并加载ACTRx; 假设运用