组合电路学习教案

1、会计学1组合组合(zh)电路电路第一页，共139页。组合电路组合电路(dinl)的分的分析析第1页/共139页第二页，共139页。 组合组合(zh)电路概念电路概念输入输入(shr)：逻辑关系：逻辑关系：Fi = fi (X1、X2、Xn) i = (1、2、m) 组合电路的特点组合电路的特点 电路由逻辑门构成，不含记忆元件电路由逻辑门构成，不含记忆元件 输出与输入间无反馈延迟回路输出与输入间无反馈延迟回路 输出与电路原来输出与电路原来(yunli)状态无关状态无关输出：输出：X1、X2、XnF1、F2、Fm一、组一、组 合合 电电 路路 概概 述述组合电路某一时刻的输出仅与组合电路某一时刻的

2、输出仅与该时刻的输入有关该时刻的输入有关，而与电路，而与电路前一时刻的状态无关前一时刻的状态无关。 组合电路的分析第2页/共139页第三页，共139页。二、组二、组 合合 电电 路路 的的 分分 析析 任务任务(rn wu)：分析已知逻辑电路功能：分析已知逻辑电路功能写写输输出出函函数数式式简简化化函函数数式式真真值值表表描描述述电电路路功功能能已已知知组组合合电电路路公式公式(gngsh)法法图形图形(txng)法法分析步骤分析步骤 组合电路的分析第3页/共139页第四页，共139页。例例1 1：试分析：试分析(fnx)(fnx)图所示逻辑电路的功能。图所示逻辑电路的功能。结论结论(jiln

3、)：电路为少数服从多：电路为少数服从多数电路，称表决电路数电路，称表决电路。解：（解：（1）逻辑）逻辑(lu j)表达式表达式（2）列真值表）列真值表A B C F0 0 0 00 0 1 00 1 0 00 1 1 11 0 0 01 0 1 11 1 0 11 1 1 1真值表真值表ACBCABF （3）分析电路的逻辑功能）分析电路的逻辑功能多数输入变量为多数输入变量为1，输出，输出F为为1；多数输入变量为多数输入变量为0，输出，输出 F为为0ABBCACACBCAB 第4页/共139页第五页，共139页。例例2 2：试分析：试分析(fnx)(fnx)图示逻辑电路的功能。图示逻辑电路的功能

4、。01012123233BBGBB GBBGBG（2）列真值表）列真值表解：（解：（1）写表达式）写表达式第5页/共139页第六页，共139页。自然自然(zrn)二进制码二进制码格雷码格雷码 0 0 0 1 0 0 0 1 0 0 1 0 0 0 1 1 0 0 1 1 0 0 1 0 0 1 0 0 0 1 1 0 0 1 0 1 0 1 1 1 0 1 1 0 0 1 0 1 0 1 1 1 0 1 0 0 1 0 0 0 1 1 0 0 1 0 0 1 1 1 0 1 1 0 1 0 1 1 1 1 1 0 1 1 1 1 1 0 1 1 0 0 1 0 1 0 1 1 0 1 1 0

5、1 1 1 1 1 0 1 0 0 1 1 1 1 1 1 0 0 0（2） 真值表真值表（1） 表达式表达式01012123233BBGBB GBBGBG自然自然(zrn)二进制码至格雷码的转换电路。二进制码至格雷码的转换电路。（3） 分析分析(fnx)功能功能B3B2B1B0G3G2G1G00 0 0 00 0 0 0第6页/共139页第七页，共139页。数值数值(shz)比较组比较组件件第7页/共139页第八页，共139页。 A B S C Ai Bi Ci-1 Ci Si 分为不考虑低位来的进位分为不考虑低位来的进位(jnwi)(jnwi)和考虑低位进位和考虑低位进位(jnwi)(jn

6、wi)两种情况两种情况半加器半加器全加器全加器第8页/共139页第九页，共139页。不考虑不考虑(kol)低位进位，将两个低位进位，将两个1位二进制数位二进制数A、B相加的逻辑运算相加的逻辑运算 半加器的真值表半加器的真值表 逻辑逻辑(lu j)表达式表达式 逻辑图逻辑图1000C011110101000SBA 半加器的真值表半加器的真值表BABAS C = AB A B =1 & C=AB BAS BABAABS ABC & & & & 1 A B S C 一、半加器和全加器一、半加器和全加器第9页/共139页第十页，共139页。11101110100

7、11100101001110100110010100000CiSiCi-1BiAi全加器真值表全加器真值表 全加器进行加数全加器进行加数(ji sh)(ji sh)、被加数、被加数(ji sh)(ji sh)和低位来的进位信号的相加和低位来的进位信号的相加 0 1 0 1 1 0 1 0 Si Ai Ci-1 Bi 0 0 1 0 0 1 1 1 Ci Ai Ci-1 Bi 11111iiiiiiiiiiiiiiiiCBACBACBACBACBAS11iiiiiiiCACBBAC第10页/共139页第十一页，共139页。 逻辑图逻辑图 A i B i C i - 1 C i S i C I C

8、 O A i B i =1 & & & C i - 1 =1 S i C i 实现实现(shxin)电路电路第11页/共139页第十二页，共139页。1 1 0 11 0 0 1+011010011两个二进制数相加时，也分为不考虑两个二进制数相加时，也分为不考虑(kol)(kol)低位来的进位和考虑低位来的进位和考虑(kol)(kol)低位进位两种情低位进位两种情况。同时必须考虑况。同时必须考虑(kol)(kol)各个位的进位各个位的进位第12页/共139页第十三页，共139页。1 1）. .串行进位串行进位(jnwi)(jnwi)加法器加法器-采用四个采用四个1 1位

9、全加器组成位全加器组成 A0 B0 A1 B1 A2 B2 A3 B3 S0 S1 S2 S3 C-1 0 C3 C0 C1 C2 FA0 FA1 FA2 FA3 在电路上如何实现两个在电路上如何实现两个(lin )四位二进制数相加？四位二进制数相加？ A3 A2 A1 A0 + B3 B2 B1 B0 低位的进位信号送给邻近高位作为输入信号 任一位的加法运算必须在低一位的运算完成之后才能进行 串行进位加法器运算速度不高。 第13页/共139页第十四页，共139页。加数加数被加数被加数和和低位进位低位进位进位进位 VCC B3 S3 CO A2 S2 A3 B2 1 2 3 4 5 6 7 8

10、 9 10 11 12 13 14 15 16 S1 B0 C1 GND A1 S0 A0 B1 74LS283逻辑(lu j)框图 74LS283引脚图2 2）. . 超前进位超前进位(jnwi)(jnwi)集成集成4 4位加法器位加法器74LS28374LS283第14页/共139页第十五页，共139页。 进位输入是由专门进位输入是由专门(zhunmn)(zhunmn)的的“进位逻辑门进位逻辑门”来提供来提供 超前进位加法器使每位的进位直接由加数和被加数产生，超前进位加法器使每位的进位直接由加数和被加数产生，而无需而无需(wx)(wx)等待低位的进位信号等待低位的进位信号 A0 B0 A1

11、 B1 A2 B2 A3 B3 S0 S1 S2 S3 C-1 0 C3 C0 C1 C2 FA0 FA1 FA2 FA3 C0进进位位逻逻辑辑 C1进进位位逻逻辑辑 C2进进位位逻逻辑辑 C3进进位位逻逻辑辑 A0 B0 C-1 A0 B0 C-1 A1 B1 A2 B2 A0 B0 C-1 A3 B3 A0 B0 C-1 该门综合所有低位的加数、被加数及最低位进位输入该门综合所有低位的加数、被加数及最低位进位输入第15页/共139页第十六页，共139页。 1 & & & & C O (C3) & & 1 & & & P

12、3 S3 = 1 C2 & P2 S2 = 1 & 1 & & P1 S1 S0 = 1 = 1 1 & & 1 & 1 & & B3 A3 B2 A2 B1 A1 B0 A0 C-1 1 1 1 1 1 1 1 1 P0 C1 C0 C-1 第16页/共139页第十七页，共139页。例例1 用两片用两片74LS283构成构成(guchng)一个一个8位二进制数加法器位二进制数加法器 A4 B4 A5 B5 A6 B6 A7 B7 74283（2） 74283（1） C1 CO C1 CO S3 S2 S1 S0 S7 S

13、6 S5 S4 0 C7 S3 S2 S1 S0 S3 S2 S1 S0 A0 B0 A1 B1 A2 B2 A3 B3 A0 B0 A1 B1 A2 B2 A3 B3 A0 B0 A1 B1 A2 B2 A3 B3 在片内是超前进位在片内是超前进位(jnwi)(jnwi)，而片与片之间是串行进位，而片与片之间是串行进位(jnwi)(jnwi)。第17页/共139页第十八页，共139页。8421码输入码输入余余3码输出码输出(shch)1100例例2 用用74LS283构成构成(guchng)8421BCD码转换为余码转换为余3码的码制转换电路码的码制转换电路84218421码码余余3 3码码

14、000000010010001101000101+0011+0011+0011CO第18页/共139页第十九页，共139页。补码补码(b m)和反码的关系式和反码的关系式 : N补补=N反反+1。a) 反码反码(fn m)和补码和补码这里只讨论这里只讨论(toln)数值码，不包括符号位数值码，不包括符号位原码原码自然二进制码自然二进制码反码反码将原码中的所有将原码中的所有0 0变为变为1 1，所有，所有1 1变为变为0 0后的代码。后的代码。反码与原码的一般关系式：反码与原码的一般关系式：N反反=（2n 1） N原原补码补码N补补=2n N原原原码：原码：0 0 0 1 0 1反码：反码：1

15、1 1 0 1 01 1 1 1 1 1 补码：补码：1 1 1 0 1 1N1原原 N2原原= N1原原 + N2补补利用加法器完成减法运算：利用加法器完成减法运算：第19页/共139页第二十页，共139页。例例 用用74LS283全加器将全加器将2421（A）码转换）码转换(zhunhun)为为8421BCD码码2421（A）码）码8421BCD码码第20页/共139页第二十一页，共139页。 B1 B0 B3 B2 A1 A0 A3 A2 S3 74283 S2 S1 S0 C1 CO 0 2421码输入码输入8421码输出码输出(shch)00CO第21页/共139页第二十二页，共13

16、9页。1 1 数值比较器的逻辑数值比较器的逻辑(lu j)(lu j)功能功能2 2 集成集成(j chn)4(j chn)4位数值比较器位数值比较器74LS8574LS85集成数值比较器集成数值比较器74LS85的功能的功能数值比较器的位数扩展数值比较器的位数扩展第22页/共139页第二十三页，共139页。BAFBA BAFBA ABBAFBA 1位比较位比较(bjio)器真值表器真值表1位数值比较器完成位数值比较器完成(wn chng)对两个对两个1位二进制数位二进制数A、B进行比较进行比较 真值表真值表 逻辑表达式逻辑表达式 逻辑图逻辑图 B A 1 1 & & 1 FA

17、B FA =B FAB 1 1位数值比较器的逻辑图位数值比较器的逻辑图 第23页/共139页第二十四页，共139页。 功能：能对两个相同功能：能对两个相同(xin tn)位数的二进制数进行比较的器件。位数的二进制数进行比较的器件。 （一）逻辑（一）逻辑(lu j)符号：符号： A：四位二进制数输入：四位二进制数输入(shr)（3为高位）为高位）AB、A b、a B (b3b2b1b0)：输出（：输出（A B）= 1（二）逻辑（二）逻辑(lu j)功能：功能：A（a3a2a1a0） B (b3b2b1b0)： （A BIABFA B3HLLA3 B2HLLA3 = B3A2 B1HLLA3 =

18、B3A2 = B2A1 B0HLLA3 = B3A2 = B2A1 = B1A0 B0LHLA3 = B3A2 = B2A1 = B1A0 = B0HLLHLLA3 = B3A2 = B2A1 = B1A0 = B0LHLLHLA3 = B3A2 = B2A1 = B1A0 = B0LLHLLH第27页/共139页第二十八页，共139页。用两片用两片7485组成组成(z chn)8位数值比较器（串联扩展方式）位数值比较器（串联扩展方式） 0 1 0 A0 B0 A1 B1 A2 B2 A3 B3 A4 B4 A5 B5 A6 B6 A7 B7 A0 B0 A1 B1 A2 B2 A3 B3 A

19、0 B0 A1 B1 A2 B2 A3 B3 IAB IAB IA=B FAB FA=B FAB C0 IAB IAB IA=B FAB FA=B FAB C1 FAB FA=B FAB 低位片低位片高位高位(o wi)片片低四位低四位(s wi)高四位高四位输出输出在位数较多或比较速度有要求时应采取并联方式在位数较多或比较速度有要求时应采取并联方式第28页/共139页第二十九页，共139页。例：用比较例：用比较(bjio)器构成器构成8421BCD 码表示的一位十进制数四舍五入电路。码表示的一位十进制数四舍五入电路。解解: A3A0：8421BCD码码B3B0：0100（十进制数（十进制数4

20、）A B输出输出(shch)端用于判别端用于判别0105、比较、比较(bjio)器的应器的应用用第29页/共139页第三十页，共139页。编码器编码器译码器译码器第30页/共139页第三十一页，共139页。1 编码的概念编码的概念(ginin)及常用编码及常用编码2 基于基于(jy)小规模门的编码电路设计小规模门的编码电路设计3 集成编码器集成编码器第31页/共139页第三十二页，共139页。编码：把一个特定的信息编码：把一个特定的信息(xnx)用一个二进制数码来用一个二进制数码来表示，称为编码；表示，称为编码；存在存在(cnzi)(cnzi)两类编码两类编码编码器：能将每一组输入信息或数目变

21、换为相应二进码编码器：能将每一组输入信息或数目变换为相应二进码输出输出(shch)；即能完成特定编码功能的；即能完成特定编码功能的逻辑电路；逻辑电路；数目的编码数目的编码信息的编码信息的编码第32页/共139页第三十三页，共139页。B.B. 二二- -十进制（数）编码十进制（数）编码(bin m)(bin m)（BCDBCD码）码）BCDBCD编码编码(bin m)(bin m)表表A.A. 二进制（数）码二进制（数）码有权码：有权码：8421码、码、2421码、码、5421码、码、4221码码无权无权(w qun)码：余码：余 3 码、余码、余 3 格雷码、右移格雷码、右移码码C.C. 二

22、进制（信息）码二进制（信息）码典型码：格雷码、奇偶校验码、典型码：格雷码、奇偶校验码、ASCII码码若需编码的一组信息有若需编码的一组信息有N N项，则需要的二进制项，则需要的二进制数码的位数数码的位数n n应满足：应满足：2nN第33页/共139页第三十四页，共139页。逻辑功能：任何一个逻辑功能：任何一个(y )输入端接低电平时，三个输出端有一组对应的二进制代码输出输入端接低电平时，三个输出端有一组对应的二进制代码输出二进制编码器：二进制编码器：如图：三位二进制编码器（如图：三位二进制编码器（ 8线线3线编码器）。线编码器）。将输入信号将输入信号(xnho)编成二进制代码的电路编成二进制代

23、码的电路编码器和译码器任何时刻只允许一个输入端有信号输入任何时刻只允许一个输入端有信号输入第34页/共139页第三十五页，共139页。非优先非优先(yuxin)(yuxin)编码器与优先编码器与优先(yuxin)(yuxin)编码器编码器非优先非优先(yuxin)(yuxin)编码器：各个编码输入信号无优编码器：各个编码输入信号无优先先(yuxin)(yuxin)权；若多个编码权；若多个编码输入信号同时有效，输出可能输入信号同时有效，输出可能不可预料。不可预料。优先编码器：各个编码输入信号按预先设定的优先级别优先编码器：各个编码输入信号按预先设定的优先级别，优先编码器只对其中优先权最高，优先编

24、码器只对其中优先权最高的信号进行编码。使输出确定。的信号进行编码。使输出确定。第35页/共139页第三十六页，共139页。 2 3 4 5 6 7 8 9 0 1 S0 S1 S2 S3 S4 S5 S6 S7 S8 S9 VCC 1k10 & & & & 1 & GS D C B A 十个按键十个按键(n jin) (n jin) 输出输出(shch)(shch)代码代码 控制控制(kngzh)(kngzh)使能标志使能标志 （1 1） 逻辑图逻辑图第36页/共139页第三十七页，共139页。 输 入输 出S0S1S2S3S4S5S6S7S8S9DGS

25、 111111111100000 111111111010011 111111110110001 111111101101111 111111011101101 111110111101011 111101111101001 111011111100111 110111111100101 101111111100011 011111111100001 该编码器为输入该编码器为输入(shr)低电平有效低电平有效第37页/共139页第三十八页，共139页。 Y1 Y0 I0 I1 I2 I3 4输入输入二进制码输出二进制码输出I0 I1I2I3Y1Y010000001000100101000011

26、1（2）逻辑(lu j)功能表编码器的输入编码器的输入(shr)为高电平有效。为高电平有效。（1）逻辑框图第38页/共139页第三十九页，共139页。 /I2 /I3 /I4 /I5 /I6 /I7 /I1 / /S ST T 1 1 1 1 1 1 1 1 1 1 1 1 1 & & & & & & & & & & & & & 1 1 1 / /Y Y2 2 / /Y Y1 1 / /Y Y0 0 / /Y YE EX X / /Y YS S /I0 8 8个信号个信号(xnho)(xnh

27、o)输入端输入端I0I0I7I7使能输入使能输入(shr)(shr)端端(ST)(ST)3 3个编码输出端个编码输出端 (Y2Y1Y0)(Y2Y1Y0)编码器工作状态标志编码器工作状态标志(Yex)(Yex)输出使能标志输出使能标志(Ys)(Ys)3、 集成电路编码器集成电路编码器第39页/共139页第四十页，共139页。STEXYSTST=0时，编码时，编码(bin m)=1时，禁止时，禁止(jnzh)编码。编码。：输入，低电平有效。优先级别依次为：输入，低电平有效。优先级别依次为0I7I7I0I2Y0Y：编码输出端：编码输出端而无输入信号时，而无输入信号时，：选通输出端。允许编码状态下，：

28、选通输出端。允许编码状态下，：扩展输出端。编码状态下（：扩展输出端。编码状态下（ =0 ），若有输入信号，），若有输入信号， =0。 STEXYSYSY=0，其余情况，其余情况STSY=1。管脚定义：管脚定义：第40页/共139页第四十一页，共139页。输 入输 出 STI0I1I2I3I4I5I6I7Y2Y1Y0YexYsHHHHHHLHHHHHHHHHHHHLLLLLLLHLLHLLHLHLLHHLHLLHLLHHHLHHLHLLHHHHHLLLHLLHHHHHHLHLHLLHHHHHHHHLLHLLHHHHHHHHHHLH/ST=1，电路，电路(dinl)不工作，不工作，/Ys = /Y

29、ex =1， Y2Y1Y0=111 /ST=0，电路工作，电路工作(gngzu)，无有效低电平输入，无有效低电平输入， Y2Y1Y0=111， /Ys = 0，/Yex =1 ；/ST=0，电路工作，输入，电路工作，输入I0I7分别有低电平输入时，分别有低电平输入时，Y2Y1Y0为为07的编码输出，的编码输出，/Ys =1 ， /Yex =0。 第41页/共139页第四十二页，共139页。4、 编码器的应用编码器的应用(yngyng)（3）第一片工作）第一片工作(gngzu)时时,编码器输出：编码器输出：0000-0111 第二片工作第二片工作(gngzu)时时,编码器输出编码器输出:1000

30、-1111解：（解：（1）编码器输入）编码器输入(shr)16线线,用两片用两片8-3线编码器，高位为第一片，低位为第二片线编码器，高位为第一片，低位为第二片（2）实现优先编码：高位选通输出与低位控制端连接）实现优先编码：高位选通输出与低位控制端连接例：例：用用8-3线优先编码器线优先编码器CT74LS148扩展成扩展成16线线-4线编码器。线编码器。译码器和编码器低位高位第42页/共139页第四十三页，共139页。ST2ySTST1y0y分析分析(fnx)：第43页/共139页第四十四页，共139页。第44页/共139页第四十五页，共139页。Y0=Y0低低=1第45页/共139页第四十六页

31、，共139页。1 译码器的功能译码器的功能(gngnng)与设计与设计2 中规模中规模(gum)集成译码器集成译码器3 数字数字(shz)显示译码器显示译码器第46页/共139页第四十七页，共139页。二进制代码二进制代码(di m)(di m)某种控制信息某种控制信息(xnx)(xnx)、符号等、符号等译译 码码编编 码码译码器译码器编码器编码器 译码是编码的逆过程，译码即是将输入的某个二进制编码翻译成特定的信号。译码是编码的逆过程，译码即是将输入的某个二进制编码翻译成特定的信号。 具有译码功能的逻辑电路称为译码器。具有译码功能的逻辑电路称为译码器。第47页/共139页第四十八页，共139页

32、。1. 译码器的功能描述译码器的功能描述(mio sh)及分类及分类基本功能；特定基本功能；特定(tdng)功能；扩展功能功能；扩展功能译码规则：对应输入的一组二进制代码有且仅有一个输出译码规则：对应输入的一组二进制代码有且仅有一个输出 端为有效电平，其余端为有效电平，其余(qy)输出端为相反电平输出端为相反电平.译码输入：译码输入：n位位二进制二进制代码代码译码输出译码输出m位控制信息：位控制信息：m=2n二进制译码器二进制译码器第48页/共139页第四十九页，共139页。c)译码器的扩展译码器的扩展(kuzhn)使用使用d)数字数字(shz)显示译码器显示译码器 用较低位数译码器实现用较低

33、位数译码器实现(shxin)(shxin)任意位数译任意位数译码码 利用译码器实现任意逻辑函数利用译码器实现任意逻辑函数 4 4线线-2-2线编码线编码2 2线线4 4线译码线译码 8 8线线-3-3线编码线编码3 3线线8 8线译码线译码 1616线线-4-4线编码线编码4 4线线1616线译码线译码 10 10线线-4-4线编码线编码4 4线线1010线译码线译码 二进制译码器二进制译码器二二十进制译码器十进制译码器 多位二进制信号多位二进制信号全译码全译码部分译码部分译码 各类各类BCDBCD码制信号码制信号第49页/共139页第五十页，共139页。输 入输出STA1A0Y0Y1Y2Y3

34、HHHHHLLLLHHHLLHHLHHLHLHHLHLHHHHHL011AASTY 013AASTY ST 1 A1 1 1 & & & & y0 y1 y2 y3 A0 010AASTY 012AASTY 功能表功能表画逻辑画逻辑(lu j)框框图？图？第50页/共139页第五十一页，共139页。 x0 x1 xn-1 y0 y1 1 ny ST 使能输入使能输入 二进制二进制译码器译码器 当使能输入端当使能输入端STST有效时，对应每一组输入代码有效时，对应每一组输入代码(di (di m)m)，只有其译码对应的一个输出端为有效输出，其，只有其译码对应的一个

35、输出端为有效输出，其余输出端均为无效输出。余输出端均为无效输出。 n n 个输入个输入(shr)(shr)端端若干个使能输入端若干个使能输入端STST2 2n n个输出端个输出端以二进制集成译码器为代表以二进制集成译码器为代表1. 集成译码器框图集成译码器框图第51页/共139页第五十二页，共139页。a) 双双24线译码器线译码器 74139两个完全两个完全(wnqun)独立独立 24 线译码器；线译码器；译码输出低电平有效；译码输出低电平有效；1个低电平有效使能端；个低电平有效使能端；封装：封装：DIP16；二、集成二、集成(j chn)(j chn)译码器译码器第52页/共139页第五十

36、三页，共139页。b) 38线译码器线译码器 74138单单3 38 8线二进制译码器；线二进制译码器；译码输出译码输出(shch)(shch)低电平有效；低电平有效； 2 2个低电平有效译码使能端和个低电平有效译码使能端和1 1个高电平有效译码使能端；个高电平有效译码使能端；封装：封装：DIP16DIP16； & GS S & & & & & & & Q7 Q6 Q5 Q4 Q3 Q2 Q1 Q0 1 1 1 1 1 1 1 A2 A1 A0 G2B G2A G1 74LS138 Q0 Q7 (b) (a) A2 A1 A0 G

37、2B G2A G1 & 第53页/共139页第五十四页，共139页。c)410线译码器线译码器 74145、7442、7443、7444单个单个 410线译码器；线译码器；分别为分别为 8421BCD（74145）、）、8421BCD（7442）、余）、余3码（码（7443）、余）、余3格雷码输入（格雷码输入（7444）；）；译码输出译码输出(shch)低电平有效（低电平有效（74145同时为同时为OC 输出输出(shch)）；）；无译码使能端；无译码使能端；封装：封装：DIP16； A0 A1 A3 A2 Q0 Q9 0 4-10 线译码器 1 2 3 4 5 6 7 8 9 1 2

38、 4 8 BIN DEC 二、集成二、集成(j chn)(j chn)译译码器码器第54页/共139页第五十五页，共139页。功能：将功能：将8421BCD8421BCD码译成码译成为为1010个状态个状态(zhungti)(zhungti)输出。输出。 4 4个输入个输入(shr)(shr)端端1010个输出端个输出端第55页/共139页第五十六页，共139页。十进制数BCD输入输 出A3A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7Y8Y90LLLLLHHHHHHHHH1LLLHHLHHHHHHHH2LLHLHHLHHHHHHH3LLHHHHHLHHHHHH4LHLLHHHHLHHHHH5L

39、HLHHHHHHLHHHH6LHHLHHHHHHLHHH7LHHHHHHHHHHLHH8HLLLHHHHHHHHLH9HLLHHHHHHHHHHL对于对于BCDBCD代码以外的伪码（代码以外的伪码（1010101011111111）Y0 Y0 Y9 Y9 均无低电平信号产生均无低电平信号产生(chnshng)(chnshng)；即；即74427442为拒绝伪码设计。为拒绝伪码设计。 第56页/共139页第五十七页，共139页。d) 416线译码器线译码器 74154单个单个416线译码器；线译码器；译码输出译码输出(shch)低电平有效；低电平有效； 2个低电平有效译码使能端个低电平有效译码使

40、能端封装：封装：DIP24； A0 4-16 线译码器 Q0 Q15 A3 SA SB 二、集成二、集成(j chn)(j chn)译译码器码器第57页/共139页第五十八页，共139页。a)a)7474138138框图与内部框图与内部(nib)(nib)电路电路 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 A B C G2A G2B G1 Y7 GND VCC Y1 Y2 Y3 Y4 Y5 Y6 Y0 A B C 74138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 G1 G2A G2B 3 3个输入个输入(shr)(shr)端端3 3个控制端个控制端

41、8 8个输出端个输出端二、集成译码器二、集成译码器第58页/共139页第五十九页，共139页。输 入输 出G1G2AG2BCBAY0Y1Y2Y3Y4Y5Y6Y7HHHHHHHHHXHHHHHHHHHLHHHHHHHHHLLLLLLHHHHHHHHLLLLHHLHHHHHHHLLLHLHHLHHHHHHLLLHHHHHLHHHHHLLHLLHHHHLHHHHLLHLHHHHHHLHHHLLHHLHHHHHHLHHLLHHHHHHHHHHL第59页/共139页第六十页，共139页。例：用例：用38译码器译码器构成构成(guchng)416译码器译码器X0-X3：译码输入：译码输入(shr)E：译码

42、控制：译码控制(kngzh)E=0，译码，译码 E=1，禁止译码，禁止译码X3-X0：0000-0111，第一片工作第一片工作X3-X0：1000-1111第二片工作第二片工作000-111 译码输入译码输入001000000-111 译码输入译码输入101001C) C) 功能扩展功能扩展用用7474138138实现实现4 41616线译码线译码第60页/共139页第六十一页，共139页。数据分配器：相当于有多个输出的单刀多掷开关数据分配器：相当于有多个输出的单刀多掷开关，将从一个数据源来的数据分时送到多个不同的，将从一个数据源来的数据分时送到多个不同的通道上去通道上去(shng q)的逻辑

43、电路。的逻辑电路。数据数据(shj)(shj)分配器示意图分配器示意图 数数据据输输入入 通通道道选选择择信信号号 Y0 Y1 Y7 二、集成译码器二、集成译码器第61页/共139页第六十二页，共139页。以以74LS13874LS138为例说明用译码器实现为例说明用译码器实现(shxin)(shxin)数据分配器数据分配器 数数据据输输入入 D 74138 G2A A0 A1 A2 G2B G1 D 数数据据输输出出 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 地地址址 输输入入 EN ABAGAAAGGGY20122212)( 00二、集成二、集成(j chn)(j chn)译码器译码

44、器第62页/共139页第六十三页，共139页。输输 入入输输 出出G1G G2 2B BG G2 2A AA2A1A0Y0Y1Y2Y3Y4Y5Y6Y7LLXXXXHHHHHHHHHLDLLLDHHHHHHHHLDLLHHDHHHHHHHLDLHLHHDHHHHHHLDLHHHHHDHHHHHLDHLLHHHHDHHHHLDHLHHHHHHDHHHLDHHLHHHHHHDHHLDHHHHHHHHHHD第63页/共139页第六十四页，共139页。abcdfge 脉脉冲冲信信号号 计计数数器器 译译码码器器 驱驱动动器器 显显示示器器 KHz a b c d e f g a b c d e f g

45、2. 2. 半导体发光半导体发光(f un)(f un)二极管七段显示器件二极管七段显示器件共阳极共阳极(yngj)显示器显示器共阴极显示器共阴极显示器显示器分段布局图显示器分段布局图三、三、 七段显示译码器七段显示译码器要点亮共阳极显示的某一段，如何驱动？要点亮共阳极显示的某一段，如何驱动？第64页/共139页第六十五页，共139页。abcdfge三、三、 七段显示七段显示(xinsh)译码器译码器第65页/共139页第六十六页，共139页。abcdfg D C B A a b c d e f g0 0 0 0 1 1 1 1 1 1 0 0 0 0 1 0 1 1 0 0 0 0 0 0

46、1 0 1 1 0 1 1 0 1e共阴极共阴极(ynj)显示器显示器三、三、 七段显示七段显示(xinsh)译码器译码器第66页/共139页第六十七页，共139页。逻辑图逻辑图4 4个输入端个输入端3 3个控制端个控制端7 7个输出端个输出端a)a) 内部内部(nib)(nib)电路（电路（4747、4848电路相同，仅输出有效电平不同）电路相同，仅输出有效电平不同）第67页/共139页第六十八页，共139页。7448功能功能(gngnng)框图框图ABCDagb.LTRBIBI/RBO47/48三、三、 七段显示七段显示(xinsh)译码器译码器第68页/共139页第六十九页，共139页。

47、十进制或功能输 入BI/RBO输出字形LTRBIDCBAabcdefg0HHLLLLHH H HHHHL1HLLLHHL H HLLLL2HLLHLHH H LHHLH3HLLHHHH H HHLLH15HHHHHHL L LLLLL消 隐脉冲消隐灯 测 试 LL L LLLLLHLLLLLLL L LLLLLL HH H HHHHH第69页/共139页第七十页，共139页。功能输 入BI/RBO输出字形LTRBIDCBAabcdefg消 隐脉冲消隐灯 测 试 LL L L LLLLHLLLLLLL L L LLLLL HH H H HHHH逻辑逻辑(lu j)(lu j)功能功能 灭灯输入灭

48、灯输入BI/RBOBI/RBO：该控制端有时作为输入，有时作为输出。当：该控制端有时作为输入，有时作为输出。当BI/RBOBI/RBO作输入使用且作输入使用且BI=0BI=0时，无论其他输入端是什么时，无论其他输入端是什么(shn me)(shn me)电平，所有各段输出电平，所有各段输出a ag g为为0 0，所以字形熄灭，故称，所以字形熄灭，故称“消隐消隐” ” 。 动态灭零输出动态灭零输出RBORBO：BI/RBOBI/RBO作为输出使用时，受控于作为输出使用时，受控于LTLT和和RBIRBI。当。当LT=1LT=1且且RBI=0RBI=0，输入代码，输入代码DCBA=0000DCBA=

49、0000时，时，RBO=0RBO=0；若；若LT=0LT=0或者或者LT=1LT=1且且RBI=1RBI=1，则，则RBO=1RBO=1。 试灯输入试灯输入LTLT： 当当LT=0LT=0时，时，BI/RBOBI/RBO是输出端，且是输出端，且RBO=1RBO=1，此时无论其他输入端是什么状态，所有各段输出，此时无论其他输入端是什么状态，所有各段输出a ag g均为均为1 1，显示字形，显示字形8 8。 动态灭零输入动态灭零输入RBIRBI：当：当LT=1LT=1，RBI=0RBI=0且输入代码且输入代码 DCBA=0000DCBA=0000时，各段输出时，各段输出a ag g均为低电平，与均

50、为低电平，与BCDBCD码相应的字形熄灭，码相应的字形熄灭，故称故称“灭零灭零”第70页/共139页第七十一页，共139页。概述概述(i sh)第71页/共139页第七十二页，共139页。在多个通道中选择其中的某一路，或在多个通道中选择其中的某一路，或 个信息中选择其中的某一个个信息中选择其中的某一个(y )信息传送或加以处理。信息传送或加以处理。数据数据(shj)选择器选择器多输入多输入一输出一输出选择选择数据选择器第72页/共139页第七十三页，共139页。发送发送(f sn)端，并端，并串串接收端接收端，串，串并并一、概述一、概述(i sh)(i sh)第73页/共139页第七十四页，共

51、139页。多输入多输入一输出一输出选择选择n（一）（一） 分类分类(fn li)：二选一、四选一、八选一、十六选一：二选一、四选一、八选一、十六选一A1A0通道选择通道选择(xunz)信号信号(地址码输入）地址码输入）D3D0数据输入端数据输入端ST使能控制端使能控制端0ST 选择器处于工作态选择器处于工作态1. 四选一数据选择器四选一数据选择器数据选择器第74页/共139页第七十五页，共139页。0ST 选择器处于选择器处于(chy)工作态工作态当当A1A0=00时，时，D0Y当当A1A0=01时，时，D1Y当当A1A0=10时，时，D2Y当当A1A0=11时，时，D3Y1ST 时，无论为何

52、时，无论为何(wih)值，输出值，输出Y=0二、数据二、数据(shj)(shj)选择器选择器四选一四选一数据选择器第75页/共139页第七十六页，共139页。使能端使能端输出端输出端数据数据输入输入公用控公用控制输入制输入二、数据二、数据(shj)(shj)选择器选择器双四选一数据双四选一数据(shj)(shj)选择器选择器CT74LS153CT74LS153第76页/共139页第七十七页，共139页。 双四选一数据(shj)选择器功能表: ST1（ST2） A1 A0 1Y （2Y） 1 0 （ 0 ） 0 0 0 D10 （D20） 0 0 1 D11 （D21） 0 1 0 D12 （D

53、22） 0 1 1 D13 （D23）301201101001DAADAADAADAAY可用表达可用表达(biod)式来表达式来表达(biod)：第77页/共139页第七十八页，共139页。 S D0 D1 D2 D3 D4 D5 D6 D7 A0 A1 A2 1 1 1 1 1 1 1 & 1 W 1 W 8 8 路数据路数据(shj)(shj)输入端输入端3 3 个地址个地址(dzh)(dzh)输入端输入端1 1个使能输入个使能输入(shr)(shr)端端2 2个互补输出端个互补输出端74LS151的逻辑图的逻辑图第78页/共139页第七十九页，共139页。输 入输 出使 能选 择

54、Y/WSTA2A1A0HXXXLHLLLLD0LLLHD1LLHLD2LLHHD3LHLLD4LHLHD5LHHLD6LHHHD70D1D2D3D4D5D6D7D 当当S=0时，时，Y的表达式为的表达式为:当当S=1时，时，Y=0 无效无效(wxio)输出输出 70126012501240123012201210120012DAAADAAADAAADAAADAAADAAADAAADAAAYiiiDmY第79页/共139页第八十页，共139页。二、数据二、数据(shj)(shj)选择器选择器八中选一数据八中选一数据(shj)(shj)选择器选择器CT74LS151CT74LS151八选一需八选一

55、需三位地址码三位地址码0ST :选择器处于选择器处于(chy)工作态工作态第80页/共139页第八十一页，共139页。二、二、 采用中规模集成采用中规模集成(j chn)器件组合逻辑电路器件组合逻辑电路的设计的设计第81页/共139页第八十二页，共139页。第五节第五节 组合组合(zh)逻辑电路的设逻辑电路的设计计第82页/共139页第八十三页，共139页。*用中规模集成器件完成设计要用中规模集成器件完成设计要求求第83页/共139页第八十四页，共139页。 任务：根据任务：根据(gnj)要求设计出实际逻辑电路要求设计出实际逻辑电路设计设计(shj)步骤步骤列真列真值值表表简简化化函函数数式式

56、画画逻逻辑辑图图设设计计要要求求公式法公式法图形法图形法表达式变换表达式变换根据设计所用根据设计所用芯片要求芯片要求第五节第五节 组合逻辑电路的设计组合逻辑电路的设计第84页/共139页第八十五页，共139页。1 1、进行逻辑抽象：、进行逻辑抽象： 仔细分析所给定的逻辑命题的因果关系，将引起仔细分析所给定的逻辑命题的因果关系，将引起事件发生的原因，确定为输入的逻辑变量；将事件所事件发生的原因，确定为输入的逻辑变量；将事件所产生的各种结果，作为产生的各种结果，作为(zuwi)(zuwi)输出逻辑函数。并给输出逻辑函数。并给它们分别以逻辑它们分别以逻辑0 0和逻辑和逻辑1 1赋值，然后写出逻辑函数

57、的赋值，然后写出逻辑函数的真值表。真值表。一、一、 采用小规模集成器件的组合采用小规模集成器件的组合(zh)逻辑电路设计逻辑电路设计 步骤步骤(bzhu)：3、对逻辑函数表达式进行化简，并根据提供的、对逻辑函数表达式进行化简，并根据提供的 门电路，进行表达式的变换。门电路，进行表达式的变换。 （公式法或卡诺图）（公式法或卡诺图） 4、 根据化简和变换后的逻辑函数表达式画出根据化简和变换后的逻辑函数表达式画出 理论逻辑图。理论逻辑图。 注：通常情况下将函数化简成最简与注：通常情况下将函数化简成最简与或或 表达式，但在某些情形下，最简与表达式，但在某些情形下，最简与或或 电路不一定是最佳电路结构。

58、电路不一定是最佳电路结构。 举例举例第85页/共139页第八十六页，共139页。例例1 三个人表决一件事情，结果按三个人表决一件事情，结果按“少数服从多数少数服从多数”的原的原则决定，试建立则决定，试建立(jinl)该逻辑函数。该逻辑函数。根据题义及上述规定根据题义及上述规定(gudng)列出函数的真值表如表。列出函数的真值表如表。第86页/共139页第八十七页，共139页。 真值表真值表A B C F0 0 0 00 0 1 00 1 0 00 1 1 11 0 0 01 0 1 11 1 0 11 1 1 1返回返回(fnhu) 2 由真值表写出逻辑由真值表写出逻辑(lu j)函数表达式：

59、函数表达式：ABCCABCBABCAF第87页/共139页第八十八页，共139页。 0 0 1 0 0 1 1 1 AB 卡诺图卡诺图C 00 01 11 10 0 1 返回返回(fnhu) 3 、 利用利用(lyng)卡诺图化简，得最简与卡诺图化简，得最简与或表达或表达式。式。BCACABF第88页/共139页第八十九页，共139页。 b、若采用或非器器件，则对式进行代数、若采用或非器器件，则对式进行代数(dish)变换变换 ，先得到或与式，再对或与式两次求反，变换成或非，先得到或与式，再对或与式两次求反，变换成或非或非表达式。或非表达式。根据上画出与非器件根据上画出与非器件(qjin)组成

60、的逻辑电路。组成的逻辑电路。F第89页/共139页第九十页，共139页。组成组成(z chn)的逻辑电路为：的逻辑电路为：第90页/共139页第九十一页，共139页。 二二次次取取反反取非取非摩摩根根定定理理二二次次非非,第91页/共139页第九十二页，共139页。例例2 在只有在只有(zhyu)原变量输入，没有反变量输入条件下，用与非门实现函数：原变量输入，没有反变量输入条件下，用与非门实现函数：F=（A，B，C，D）=m（4，5，6，7，8，9，10，11， 12，13，14）解：用卡诺图对函数解：用卡诺图对函数(hnsh)进行化简。进行化简。DACBBABAF两次求反，得：两次求反，得：DACBBABAF 不是不是(b shi)最佳（最简）结果，化最佳（最简）结果，化简得简得ACBBDAF第92页/共139页第九十三页，共139页。第五节第五节 组合逻辑电路组合逻辑电路(lu j din l)的设计的设计第93页/共139页第九十四页，共139页。第94页/共139页第九十五页，共139页。CCABAFB第95页/共139页第九十六页，共139页。CCABAFB第96页/共139页第九十七页，共139页。,含有的最小项