现代微波频率合成技术PPT学习教案

1、会计学1 ttfVtVtv0002coscos t dtd dtdfdtdf 21210 mfS tftmrms 2sin2 第1页/共47页单位：单位：rms BffSmrmsm2 Hzrad2 mfS t 02mmdffS mfHzdBcSmSSBmPffPfL)()(0 第2页/共47页rad1max dBmdBmfLdBfS 3 2f 202121,fMMf 11tktkkdttff 1121Mkkkff 02224sin2mmmfdfffSfc mfS 2f 2f mfS resF mmbammmbamresdffLfdffSfF 222 第3页/共47页PsikTFS dBdBdB

2、PsiFdBmS 174 f1 mmcmfPsiFkTffPsiFkTfS 1PsiFkTmf f1第4页/共47页 LmmQfjfjfH2110 mLmmfQffSfS210 mmfSfS LmQff20 mfS mLfSQ 第5页/共47页 mfS mfS 02112031mmmmmfhfhfhfhfS31 mfh20 mfh11 mfh02mfhLcQff20 LcQff20 第6页/共47页第7页/共47页第8页/共47页第9页/共47页第10页/共47页 20221sinsin81BmmmmdfTfffSI 第11页/共47页第12页/共47页SmSSBmPffPfL)()(0 第1

3、3页/共47页第14页/共47页（2）产生杂散的原因：）产生杂散的原因： * PLL频综：鉴相杂散，分数杂散； * DDS频综：原因、成分复杂； *混频的组合干扰； *时钟寄生调频； *电源50Hz寄生调频。 （3）杂散抑制指标的意义及测量）杂散抑制指标的意义及测量 * 杂散可直接或经过非线性电路进入信道带宽内； * 频谱仪测杂散应该取平均；第15页/共47页第16页/共47页第17页/共47页放大器的相噪基底放大器的相噪基底（图七的分析结论）：siPFkTS 对数表示：对数表示：dBmdBdBdBmsiPF174S分析分析：F计及闪烁噪声后放大器的相位噪声 siP放大器加性噪声模型 SF 放

4、大器噪声系数；Psi 放大器输入功率T2、闪烁噪声、闪烁噪声 （1/ fc噪声）使放大器近端相噪抬高噪声）使放大器近端相噪抬高考虑fc时的近似公式： mcsiffPFkTS1 第18页/共47页LSI SL和不相关时，二者功率谱密度相加 mmmfSfSfSLSI 几点分析：几点分析： * 混频器输出相噪由相噪差的一路决定； * 两输入信号相噪相同时，输出相噪恶化3dB； * 混频是提高频综输出频率而不恶化相噪的重要手段。两个相参信号混频后的相噪与相关系数有关，输出相噪要优于不相关信号混频时的值* *第19页/共47页三、倍频器输出的相位噪声三、倍频器输出的相位噪声分析图12，理想倍频时：NfL

5、fLmimlg200倍频器件：倍频器件： * 集成倍频器（有源、无源） * 分立元件：二、三极管、变容管、SRD；第20页/共47页四、分频器输出的相位噪声四、分频器输出的相位噪声 图13示例： A整体倍频 B倍频链中插入窄带滤波(高Q) CPLL倍频由图14，理想理想分频时： NfLfLmimlg200分频器存在底噪（触发相位噪声），导致相噪的降低可能达不到上述值第21页/共47页图十五 某集成分频器的底噪五、直接频率合成器举例五、直接频率合成器举例功能：功能：5MHz参考源，输出：4080MHz，1Hz步长缺点：缺点：设备量极大如改用新技术如改用新技术DDS（1片）+单片机，设备大大简化第

6、22页/共47页 * *由50MHz参考源产生100kHz、300kHz、2MHz、5MHz、10MHz参考信号； * *倍频器组产生频率1.32.2MHz、步长为100kHz的10个频点； * *这些频点经开关矩阵后在混频链中经过了5个10分器后，变成为带宽1718MHz、步 长1Hz的频率，跳频由开关矩阵实现； * *上述频段再经2MHz上混成为1920MHz； * *用10个步长为1MHz的频点与上述频率混频产生160170MHz的频率(带宽10MHz，步长1Hz)； * *再用步长为10MHz的4个频点与上述频率下混成4080MHz，1Hz步长的输出频率。第23页/共47页图十七 最基

7、本的PLL频率合成器方框图 可编程分频器工作频率不够高，使用前置分频可提高输出频率可编程分频器工作频率不够高，使用前置分频可提高输出频率缺点：缺点： * 单模前置分频提高了输出频率，但使分辨率降低(分辨率为VfPD)； * 采用电压输出PFD，存在死区、且对LF要求高。PDRVVfNRfVNf 一、一、PLL频率合成器基本原理频率合成器基本原理 单模前置分频单模前置分频第24页/共47页图十八 双模分频PLL频率合成器框图 PDPDVNffAPBf *分辨率分辨率: 仍为fPD， *常用常用p/p+1：4/5，8/9，16/17，32/33，64/65 *单片FS IC已高达8GHz以上。 B

8、A第25页/共47页图十九 电荷泵输出PFD示意图第26页/共47页图二十 电荷泵PLL频综相位模型典型环路滤波器：其中：21211CCCCRTc 222CRT 333CRT RRKfA 1图二十一 三环路滤波器第27页/共47页 sIsVsZdc 环路传输： 213112200111TTSTSTCNSSTkkkNsHsTAd 结论：采用电荷泵结论：采用电荷泵PD，无源无源LF也使也使PLL成为成为4阶阶二型二型PLL。关于设计方法：关于设计方法：软件： * ADI Sim PLL * NSC Easy PLL（在线设计） * PLL设计大师（赛英公司自主研发的软件）设计大师（赛英公司自主研发

9、的软件）资料： * NSC AN 1001（极值相位余量设计法） * Dean Banerjee: NSC PLL performance, Simulation and Design 关于单片关于单片PLL FS的跳频送数方式的跳频送数方式 一般为三线（一般为三线（CLOCK，DATA，LE）串口送数）串口送数第28页/共47页图二十二 PLL频综输出相噪示意图PLL FS的相噪：的相噪： NfHzPNfLPDmlg20lg10)1 ( 例：采用ADF4106， MHzfPD1 MHzfV1000 Hz/dBc)Hz(PN2191 其中其中fPD鉴相频率N对fPD的倍频值PN(1Hz)： 鉴

10、相器的1Hz归一化基底相噪则： Hz/dBclglgfLm99110002010102196 相噪差的VCO对环路带宽内相噪仍存在影响；. 环路带宽以外的相噪主要由环路带宽以外的相噪主要由VCO的相噪决定；的相噪决定；第29页/共47页PDnf （IN-PLL） 32 分分fc （FN-PLL） 六、采用电压输出型六、采用电压输出型PD的频率合成器的频率合成器无阻尼振荡频率无阻尼振荡频率 110 Nkkn 阻尼系数阻尼系数 22 n )121( 一般取图二十三理想二阶PLL频率合成器第30页/共47页公式：公式： PDvfMkNf M模数模数 ； 分子取值：分子取值： ； MK0 步长：步长：

11、 MfPD原理原理：吞脉冲技术的变通应用，变模值为N/N+1图二十四第31页/共47页MfPD2 图二十五 某FS-PLL-FS的分数杂散实例*具有快锁功能的FN-FS，可实现20s；*有各种减小分数杂散的措施与专利，主要技术：-调制；*单片FN PLL FS 已可工作在8GHz第32页/共47页图二十六 DDS基本原理框图原理：原理：信号周期相位为2，每个时钟相位累加一次；最小相位增量 N22 完成2相位（一周期）经过的时钟个数kknNN2222 FCW=k 时，每次累加相位增量Nk22 第33页/共47页cLkfnT10 输出频率输出频率 二、二、DDS的特点的特点1、低相位噪声低相位噪声

12、 *DDS实为特殊小数分频器； *近端相噪由时钟相噪决定，在DDS底噪之上还可因分频而优化； *DDS底噪可低达-150dBc/Hz，它决定了DDS输出的远端相噪。2、输出频率不高输出频率不高（Niquist准则）工程上， ， 已高达数GHz；3、杂散复杂杂散复杂 杂散指标与输出带宽有关，可用分段滤波抑制杂散。4、快跳频，相位连续跳频、快跳频，相位连续跳频 全并口时，可小于100ns，控频码经数据处理输入时，可达s量级。kfnfTfNCLKCLK 2100cff4 . 00 cf分辩率：分辩率： NCLKf2第34页/共47页图二十七 AD9858杂散与输出带宽的关系 Nfc0f使用体会：使用

13、体会： * 高杂散常出现在 附近越小于 fc*正确选取输出频段，可减小杂散；*改变 fc， ，可有意外收获；，杂散越小；*第35页/共47页图二十八 整数分频基本环频率合成框图第36页/共47页图二十九 分数分频基本环频率合成器框图 第37页/共47页（1）PLL内下混频图三十 PLL内下混频方框图 *杂散输出相对下面的方案较少，但需要VCO的频率高，VCO指标差些。 *要注意本振泄漏，产生杂散。第38页/共47页图三十一 PLL环外上混频方框图* 因混频器在PLL外，输出杂散因而很多，要认真分析，避免在带内出现；* VCO频率低，其相噪指标较高，成本可能低些。第39页/共47页图三十三 DD

14、S+PLL常用方案 输出： NfkfcN 20特点：特点：细步长，跳频时间长，DDS的输出在PLL带内杂散恶化N lg20 (2)PLL内插DDS图三十四PLL内插DDS方案输出： DDSPDffNf 0NN 特点：特点： * 细步长，DDS输出可为窄带，杂散较小；为定值时，因跳频步长较小，可实现较快频；变化可实现宽带输出N 4、DDS+PLL方案方案 (1)DDS作为PLL参考源*第40页/共47页输出输出： PDfKNf20 特点：特点：细步长，低相噪，但 图三十五 作PLL的程序分频方案maxmaxcoff 5、多、多PLL频率合成频率合成仪器中常用。例：HP8662A，7个PLL， H

15、z1 . 0/MHz1280kHz10 of第41页/共47页图三十六 双PLL方案一输出： MfNfNfPDAPDBo 特点：特点：细步长，但倍频值仍不大。例二：低位环用较小的例二：低位环用较小的fPD输出：PDBBPDABofNfNf 二、点频源二、点频源 1、所有跳频源均可实现点频源； 2、采用PLL方案时，用高Q VCOVCXO，CRO，DRO； 3、晶振倍频/倍频链图三十六 双PLL方案一第42页/共47页输入参考：MHz10 Rf，TCXO；输出频率： MHz329031900 f步 长： 1k Hz 相位噪声： 95dBc/Hz10kHz dBdBm110 P1dB方案：方案： * 用AD4252实现1kHz步长(PLL1) * 用AD4106产生点频（PLL2)，fV2=3GHz，4fR作为f * PLL1环内下混频 *AD4252最大允许1PDf的确定：PDVfMkNf kHz1maxmax MfPD MHz095. 414095max/ kfPD取4252的R=4，fPD1=2.5MHz，M=2500杂 散：45dBc第43页/共47页dBc/Hz1051