最新版数字电子技术精品习题详解(共59页)

1、习题详解习题详解第第 1 章章 数字逻辑基础数字逻辑基础1.11.1 数值与编码数值与编码1. 课堂提问和讨论T1.1.1数制是什么？什么是数码？基数是什么？位权是什么？解解：数制：多位数码的构成方式以及从低位到高位的进位规则。 数码：计数符号 基数：数制所使用数码的个数 位权：数码在不同位置上的倍率值T1.1.2十进制数有什么特点？二进制数有什么特点？解解：十进制数的特点： （1）采用 0、1、2、3、4、5、6、7、8、9 十个计数符号，亦称数码表示。（2）十进制数中任一位可能出现的最大数码是 9，低位和相邻高位之间的关系是“逢十进一”或“借一当十” ，每一数码处于不同的位置时，它所代表的

2、数值是不同的，把一个十进制数表示成以 10 为底的幂求和的形式，称为按权展开。T1.1.3常用的二十进制编码有哪些？为什么说用 4 位二进制数码对十进制数的 10个数码进行编码的方案有很多？解解：常用的二十进制编码有 8421 码、2421（A）码、2421（B）码、5421 码、余 3码。 4 位二进制数码有 16 种不同的组合，可任选其中的 10 种组合来进行十进制数的10 个编码，就有不同的二十进制编码方案。T1.1.4什么是有权 BCD 码？什么是无权 BCD 码？试举例说明。解解：有权 BCD 码是以代码的位权值命名的。8421 码、2421 码、5421 码都属于有权码。在这些表示

3、 09 共 10 个数码的 4 位二进制代码中，每一位数码都有确定的位权值。因此，按相应的位权展开，就可以求得该代码所代表的十进制数。无权 BCD 码是没有确定的位权值。例如余 3 码是由 8421BCD 码加 3（00110011）形成的，所以称为余 3BCD 码。T1.1.5格雷码是什么码？解解：格雷码是一种常见的无权码，特点是任意相邻两组代码之间只有一位代码不同，且首尾 0 和 15 两组代码之间也只有一位代码不同。2. 学生演讲和演板Y1.1.1试将十进制数 123.675 转换为二进制数，要求精确到 10-3。解解： 2 123 余数 2 61 1 2 30 1 2 15 0 2 7

4、 1 2 3 1 2 1 1 0 1 所以整数部分（123)10=（1111011)2，若设小数部分要求误差小于 2-3，有0. 675 2 =1.35 1 10. 35 2 =0.7 0 0 0.7 2 = 1.4 1 1所以小数部分 (0.675)10 =(0 0.101101)2所以(123.675)10 =(11110111111011.101101)2Y1.1.2为什么格雷码能在信号传输和转换过程中减少失误，提高可靠性？解解：格雷码的特点是任意相邻两组代码之间只有一位代码不同，且首尾 0 和 15 两组代码之间也只有一位代码不同。因此，格雷码是循环码。格雷码的这个特点使它在代码形成与

5、传输中引起的误差较小。3. 课堂练习L1.1.1试将下列数值转换为等值的二进制数。(1) (8C)16 (2) (136.45) 8 (3) (372) 8解解： (1)十六进制数 8 C 二进制数 1000 1100 所以(8C)16 =(10001100)2 (2)八进制数 1 3 6 . 4 5 二进制数 001 011 110 100 101 所以(136.45) 8 =(001011110.100101)2(3)八进制数 3 7 2 二进制数 011 111 010 所以(372) 8 =(011111010)2L1.1.2试将下列十进制数表示为 8421BCD 码。(1) (43)

6、10 (2) (95.12) 10 解解：(1) (43)10 =(0100 0011)8421BCD(2) (95.12) 10=(1001 0101.0001 0010)8421BCDL1.1.3试将下列 BCD 码转换为十进制数。(1) (010101111001010101111001) 8421BCD (2) (10001001.0111010110001001.01110101) 8421BCD (3) (010011001000010011001000) 5421BCD (4) (1000101110001011) 余 3BCD解解：(1) (01010101 01110111

7、10011001) 8421BCD=(579)10 (2) (10001000 1001.01111001.0111 01010101) 8421BCD= (89.75)10 (3) (01000100 11001100 10001000) 5421BCD=(495)10 (4) (10001000 10111011) 余 3BCD=(58)101.21.2 逻辑代数逻辑代数1. 课堂提问和讨论T1.2.1在逻辑代数中基本的逻辑关系有几种？是哪几种？试说出其逻辑运算的逻辑代数表达式，试列举出几个相关的实例。解解：在逻辑代数中基本的逻辑关系有三种。分别是与逻辑、或逻辑、非逻辑。 与逻辑：Y=AB

8、 或 Y=AB 或逻辑：Y=A+B 非逻辑：YAT1.2.2什么是复合逻辑？常用的复合逻辑有哪几种？试举例说明。 解解：复合逻辑是在基本逻辑运算基础上构成的 常用的复合逻辑有与非、或非、与或非、异或和同或T1.2.3异或和同或的逻辑关系是什么？试用真值表说明。解解：同或的逻辑关系和异或的逻辑关系刚好相反。ABY0 00 00 00 01 11 11 10 01 11 11 10 0异或异或逻辑真值表表 同或同或逻辑真值表T1.2.4逻辑函数都有那些表示方法？解解：逻辑函数有真值表、逻辑代数（函数）表达式、逻辑图、波形图T1.2.5逻辑代数的基本定律（基本公式）当中，哪些公式的运算规则和普通代数

9、的运算规则相同？哪些不同、是需要特别记住的？ 解解：运算规则相同的有交换律、结合律、分配律、反演律、还原律，其他的都不同。T1.2.6利用反演定理求取原函数的反函数时，应如何处理变换的运算顺序和非运算符号？解解：利用反演定理求取原函数的反函数时，先运算括号里的内容，其次进行与运算，最后进行或运算，并保留反变量以外的非号不变2. 学生演讲和演板Y1.2.1试画出基本逻辑函数的逻辑符号，并写出其对应的逻辑代数表达式和真值表。解解：详见教材Y1.2.2与非与非、或非或非、与或非与或非逻辑关系的逻辑符号，并写出其对应的逻辑代数表达式和真值表。解解：详见教材Y1.2.3试画出异或异或和同或同或逻辑函数的

10、逻辑符号，并写出其对应的逻辑代数表达式和ABY0 00 01 10 01 10 01 10 00 01 11 11 1真值表。解解：详见教材3. 小组活动H1.2.1分小组讨论，逻辑函数真值表、逻辑函数表达式、逻辑电路图三者之间有什么关系？并简述由真值表写出逻辑函数表达式的方法。解解：逻辑函数真值表、逻辑函数表达式、逻辑电路图三者之间相互联系，并可以相互转换。真值表写出逻辑函数表达式的方法：找出真值表中使逻辑函数 Y=1 的那些输入变量取值的组合；每组输入变量取值的组合对应一个与项，组合中各变量取值为 1 的写为原变量、取值为 0 的写为反变量；将这些与项进行或运算，即得 Y 的逻辑函数表达式

11、。H1.2.2分小组讨论，实现一个确定逻辑功能的逻辑电路是不是惟一的？试举例说明。解解：不是惟一的。4. 课堂练习L1.2.2试用逻辑代数的基本定律（基本公式）证明下列逻辑等式。(1) A（A+B）= A (2)ABABABAB解解：(1) A（A+B）= A（吸收律） (2)（吸收律）()ABABABA BBABAABAB1.3 逻辑函数的化简1. 课堂提问和讨论T1.3.1最简与或表达式的标准是什么？化简逻辑函数有什么实际意义？解解：最简与或表达式指的是其含有的乘积项（与项）数最少，且每个乘积项（与项）中含有的变量（因子）数最少的表达式。化简逻辑函数，对应的逻辑电路也会比较简单。这不但可以

12、节省元器件、优化生产工艺、降低成本、提高系统的可靠性，而且可以增强产品的市场竞争力。T1.3.2公式法化简有哪几种常用的方法？试举例说明。解解：逻辑函数公式化简法就是反复应用逻辑代数的基本定律（基本公式） ，以消去逻辑函数表达式中多余的乘积项和多余的因子，进行逻辑函数化简的方法。T1.3.3什么是最小项？最小项具有什么性质？解解：最小项是指逻辑函数中的一个乘积项（与与项） ，它包含了该逻辑函数中所有的变量，每个变量均以原变量或反变量的形式在乘积项（与与项）中出现，且仅出现一次。最小项具有如下性质：（1）对于任意一个最小项，输入变量只有对应的一组取值组合使它的值为 1 1，而在其他各组变量取值时

13、，这个最小项的值都为。（2）不同的最小项，使它的值为 1 1 的那一组输入变量的取值也不同。（3）对于输入变量的任一组取值组合，任意两个最小项的乘积为。 （4）对于输入变量的任一组取值组合，全体最小项之和为 1 1。（5）若两个最小项只有一个因子不同，则称这两个最小项具有相邻性，且这两个最小项之和可以合并成一项并将一对不同的因子消去。T1.3.4使用卡诺图化简逻辑函数的依据是什么？解解：利用卡诺图化简逻辑函数依据的基本原理就是具有相邻性的最小项可以合并，并消去不同的因子。T1.3.5什么是无关项？使用卡诺图化简具有无关项逻辑函数的原则是什么？解解：在实际应用中，常会遇到逻辑函数中有时出现这样的

14、情况，即输入变量的取值不是任意的，是受到限制和约束的，称这些变量取值所对应的最小项为约束项。另外，也有这样的情况，即对应于变量的某些取值，逻辑函数的值可以是任意的，或者这些变量的取值根本不会出现，称这些变量取值所对应的最小项为任意项。约束项和任意项统称为无关项。 在化简具有无关项的逻辑函数时，由于无关项是 0 0 或 1 1 对逻辑函数都不会产生影响，所以无关项（符号）是作为 1 还是 0 处理，是以所能得到的相邻最小项矩形组合（卡诺圈）最大，且矩形组合（卡诺圈）的数目最少，即使逻辑函数尽量得到简化为原则。2. 学生演讲和演板Y1.3.1试画出三变量和四变量的卡诺图解解： 三变量卡诺图 四变量

15、卡诺图Y1.3.2试用公式法化简逻辑函数。YADADABACCDABEF解解： =AABACCDABEF =AACCDABEF = ACCDABEF =ACD3. 小组活动H1.3.1分小组讨论利用卡诺图合并最小项的一般规则和步骤，试举例说明。合并具有相邻性的最小项时，应遵循下列原则：解解： 由相邻最小项构成的矩形（卡诺圈）应覆盖卡诺图中所有的“1 1”项，且个数应尽可能少，这样可使化简后的与与项个数最少； 由相邻最小项构成的矩形（卡诺圈） ，按 2n个的规律，应尽可能的大，以包含尽可能多的最小项，这样可使化简后的每个乘积项（与与项）包含的变量个数最少； 由相邻最小项构成的矩形（卡诺圈）选中的

16、最小项可以重复，但至少有个最小项是没有被其他卡诺圈选择过。H1.3.2分小组讨论公式化简法、卡诺图化简法各有什么优缺点？解解：公式化简法计算量大，卡诺图化简相对简便。习习题题 1 11.1 将下列二进制数分别转换成十进制数、八进制数和十六进制数。（1）10011001B （2）1100101111001011B （3）101100.011101100.011B （4）111110.111111110.111B解解：（1）(10011001)B = 123+ 022 +021 + 120 = 8 + 0 +0 + 1 =(9) D (10011001)B =（001001001001)B = (

17、11)O(10011001)B = (9) H（2）(1100101111001011)B =127+ 126+ 025 +024+123+ 022 + 121 + 120 = 128 +64+ 0 + 0 +8 + 0 + 2 + 1=(203)D(1100101111001011)B =(011001011011001011) B = (313)O(1100101111001011)B = (CB)H（3）(101100.011101100.011)B = 125 +024+123+ 122 + 021 + 020+ 02-1 + 12-2 + 12-3 = 32 + 0 + 8 + 4

18、+0+0+0 +0.25 + 0.125 =(44.375)D(101100.011101100.011)B = (54.3)O(101100.011101100.011)B =（00101100.011000101100.0110）B = (2C.6)H（4）(111110.111111110.111)B = 125 +124+123+ 122 + 121 + 020+ 12-1 + 12-2 + 12-3 = 32 + 16 + 8 + 4 +2+0+0. 5 +0.25 + 0.125 =( 62.875)D (111110.111111110.111)B = (76.7)O(11111

19、0.111111110.111)B =(00111110.111000111110.1110)B = (3E.E)H1.2 分别将下列十进制数转换成二进制数、八进制数和十六进制数。（1）57 （2）321.46 （3）128 （4）22.125 （5）110.375 解解：（1）2 572 28 12 14 02 7 02 3 12 1 10 1所以 （57)10 =（111001111001)2=（71)8=（39)16（2） 所以整数部分(321)10 =(101000001101000001)2，若设小数部分要求误差小于 2-5，有0. 46 2 =0.96 0 0 0. 96 2 =1

20、.92 1 1 0.92 2 = 1.84 1 10. 84 2 = 1.68 1 10.68 2 = 1.36 1 1所以小数部分 (0. 46)10 =(0 0.0111101111)2所以 (321.46)10 =(101000001101000001.0111101111)2=(501.36) 8=(141.78)16（3） 所以 (128)10 =(1000000010000000)2=(200)8=(80)16（4） 所以整数部分(22)10 =(1011010110)2，若设小数部分要求误差小于 2-5，有0.125 2 =0.25 0 0 0. 25 2 =0.5 0 0 0.

21、5 2 = 1.0 1 1由于最后小数部分为零，其后的取整部分均为 0 0。所以小数部分 (0. 125) 10 = (0 0.001)001)2所以 (22.125)10 =(1011010110.001001)2=(26.1)8=(16.2)16（5） 所以整数部分(110)10 =(11011101101110)2，若设小数部分要求误差小于 2-5，有0.375 2 =0.75 0 0 0. 75 2 =1.5 1 1 0.5 2 = 1.0 1 1由于最后小数部分为零，其后的取整部分均为 0 0。所以小数部分 (0. 375) 10 = (0 0.011)011)2所以 (110.37

22、5)10 =(11011101101110.011011)2=(156.3)8=(6E.6)161.3 将下列十进制数表示为 8421BCD 码（1） （58)10 （2） （110.15)10 （3） （354)10 解解：（1） （58)10 = (01010101 10001000)8421BCD（2）(110.15)10 = (00010001 00010001 00000000. 00010001 01010101)8421BCD（3）(354)10 = (00110011 01010101 01000100)8421BCD1.4 将下列 BCD 码转换为十进制数。 （1）(0101

23、01111001010101111001)8421BCD （2）(10001001.0111010110001001.01110101)8421BCD （3）(010011011011010011011011)2421BCD （4）(001110101100.1001001110101100.1001)5421BCD 解解：（1）(010101111001010101111001)8421BCD=(579)10 （2）(10001001.0111010110001001.01110101)8421BCD=(89.75)10（3）(010011011011010011011011)2421BCD

24、=(475)10（4）(001110101100.1001001110101100.1001)5421BCD=(379.6)101.5 写出下列函数的对偶式和反演式（1）FABCAB（2）FABCBC（3）()FABC DB A解解：对于任何一个逻辑函数式，若将其中所有的“”换成“” ， “”换成“” ，换，换成，并保持原函数中的运算顺序，即“先括号、然后与与、最后或或” ，但变量不变，则得出的一个新的逻辑函数式，就是的对偶式，记作，这个规则称为对偶规则，Y亦称对偶定理；根据摩根定理，对于任何一个原函数的表达式，若将其中所有的“”换成“” ， “”换成“” ，1 1 换成，换成 1 1，原变量

25、换成反变量，反变量换成原变量，保持原函数中的运算顺序，即先运算括号里的内容，其次进行与与运算，最后进行或或运算，并保留反变量以外的非非号不变，则得到的逻辑函数表达式就是原函数的非非函数，称为Y反函数，亦原函数的反演式。由此，有（1）；() ()FAB C AB()() ()FABCABABCABABC ABAB C AB（2）；FABCBCFABCBCABCBCABCBCABCBC（3）；()FAB CD BA ()()()()FABC DB AABC DBAABC DBAABCD BA()()ABCD BAAB CD BA1.6 利用逻辑代数的基本定理和公式证明下列等式（1）ABABABAB

26、（2）()()ABACAB AC（3）ABBCDACBCABC（4）ABCABCABBCCA解解：（1）()()()()ABABABABAB ABAB ABABAB（2）()()ABACABACABACAB ACACABBCACAB()()()()ACABACABAB AC（3）(1)ABBCDACBCABBCDACBCBCABACCABACABC（4）()()ABCABCABCABCABCABCABCABCABACABBCACBCACABBCABBCCA1.7 用公式法化简下列函数（1）FABABB（2）FACACDABBCD（3）()FAB ABABAB（4）FABCDADB（5）FABC

27、ABCABCABC（6）()()FABCABC解解：（1）(1)FABABBB AABAB（2）(1)FACACDABBCDACDABBCDACAB（3）()()()()()()FAB ABABABABAB AB ABABABAB ABABABABABABAABAB（4）(1)(1)FABCDADBABCDADBADBCDAB（5）()FABCABCABCABCABABCABCB AACABCABBCABC（6）()()FABCABCABACABBCACBCABBCAC1.8 画出下列函数的卡诺图（1）( , ,)F A B CABBCAC（2）( , ,)F A B CABBCAC解解：（1

28、）( , ,)F A B CABBCAC（2）( , ,)()()()F A B CABBCACAB BCACABCABC1.9 用卡诺图化简下列函数（1）FABCABCABCABC（2）FABACABBC（3）FABADABC解解：（1）图 E1.8(1) 习题 1.8(1)的卡诺图图 E1.8(2) 习题 1.8(2)的卡诺图图 E1.9(1) 习题 1.9(1)的卡诺图所以 FABCABCABCABCACAC（2）所以 或 FABACABBCACABBCFABACABBCABACBC（3）所以 FABADABCABAD（4）()()()FBCDAD BCBCD ADBCABBDBCACD

29、CADBCD所以 ()FBCDAD BCABCDBCAD（5）所以 (1,3,5,7,8,15)( , ,)mF A B C DABCDADBCD（6）所以 (3,5,8,9,11,13,14,15)( , ,)mF A B C DADBCDBCDABCABC图 E1.9(2) 习题 1.9(2)的卡诺图 1图 E1.9(2) 习题 1.9(2)的卡诺图 2图 E1.9(3) 习题 1.9(3)的卡诺图图 E1.9(4) 习题 1.9(4)的卡诺图图 E1.9(5) 习题 1.9(5)的卡诺图图 E1.9(6) 习题 1.9(6)的卡诺图（7）所以 (2,3,7,8,11,14)(0,5,10

30、,15)( , ,)mdF A B C DBDCDAC（8）所以 (0,2,5,7,8,10,13,15)(4,6,12,14)( , ,)mdF A B C DBD1.11 如图 E1.11 所示电路，试判断哪个电路能实现其下方所列出的逻辑功能？如有错误，请改正。（a）错，改成接高电平（b）错，改成接地（c）错，或非门的多余端应该直接接地（d）错，与非门的多余端接高电平1.12 试求图 E1.12 所示电路输出信号 Y 的逻辑表达式.解：解：YAB BCD EABBCDE1.13 如图 E1.13（a）所示电路，已知输入信号 A、B、C、EN 的波形如图 E1.13（b）所示，试画出输出信号

31、 Y 的波形。1.14 试说明下列各种门电路中有哪些输出端可以并联使用。（1）输出级具有推拉结构的 TTL 门电路;（2）TTLOC 门电路;（3）TTL 三态门电路;（4）普通的 CMOS 门; （5）CMOS 三态门电路。(a) (b)图 E1.13（a） （b） （c） （d）图 E1.11图 E1.12图 E1.9(7) 习题 1.9(7)的卡诺图图 E1.9(8) 习题 1.9(8)的卡诺图解：解：(1)具有推拉式结构的 TTL 门电路输出端不能并联,否则在一个门截止,一个门导通的情况下会形成低阻通路,损坏器件.(2)TTLOC 门电路;输出端可以并联.(3) TTL 三态门电路可以

32、并联,但每个门必须要分时工作.(4)普通的 CMOS 门输出端不能并联.(5) CMOS 三态门电路可以并联,但每个门需分时工作.1.15 写出图 E1.15 所示电路输出的逻辑表达式，列出真值表，说明其逻辑功能。解：解：两个图均为 CMOS 传输门。 第一个图：，当 C 为低电平时，传输门正常工作，Y 输出 A 的值。CAY 表 1.15（1）第一个图真值表Y AC010011高阻高阻 第二个图：，当 C 为高电平时，传输门正常工作，Y 输出的值。CAY A 表 1.15（2）第二个图真值表Y AC010高阻高阻110图 E1.15第第 2 章组合逻辑电路章组合逻辑电路2.12.1 组合逻辑

33、电路分析与设计组合逻辑电路分析与设计1. 课堂提问和讨论T2.1.1 什么是组合逻辑电路？ 解：解：在组合逻辑电路中，任意时刻的输出状态只取决于该时刻电路输入状态的组合，而与电路原来的状态无关，没有记忆功能。T2.1.2 组合逻辑电路分析大致有那几个步骤？解：解：1. 依据逻辑电路，从输入到输出，逐级写出逻辑函数表达式，直至写出最终输出与输入逻辑变量间的逻辑函数表达式2. 将逻辑函数表达式进行化简，以得出最简表达式。3. 依据化简后的逻辑函数表达式列出真值表4. 根据真值表和表达式对逻辑电路进行分析，并确定其逻辑功能。T2.1.3 组合逻辑电路设计大致有那几个步骤？ 解：解：组合逻辑电路设计的

34、步骤大致如下：1. 分析实际逻辑问题要求的逻辑功能，确定输入、输出逻辑变量数及表示符号，并进行逻辑赋值。2. 根据逻辑功能要求和逻辑关系列出真值表。3. 根据真值表写出逻辑函数表达式，并依据所选用的逻辑器件进行化简或变换，得出最简逻辑表达式。4. 根据最简逻辑表达式画出逻辑电路图。2. 学生演讲和演板Y2.1.1 组合逻辑电路在电路结构和逻辑功能两个方面各有什么特点？解：解：组合逻辑电路设计是用逻辑函数表达式来描述实际的逻辑问题，并得出满足这一实际逻辑问题最简逻辑电路的过程。其中，电路的设计可采用小规模集成门电路、常用中规模组合逻辑功能器件或可编程逻辑器件。本书主要介绍采用小规模集成门电路和中

35、规模组合逻辑器件的设计方法。所谓最简逻辑电路，通常要求电路简单、所用器件的种类和每种器件的数量尽可能少。Y2.1.2 组合逻辑电路如图 2.1.3 所示，试分析该电路的逻辑功能。要求：（1）写出函数表达式；（2）列出真值表；（3）说明其逻辑功能。图 2.1.3 题 Y2.1.2 逻辑电路图解：解：(1)YA AB BAB ()()A ABBABAABBABABAB ()()AABBAB ABAB (2)真值表 （3）该逻辑为异或，当 A、B 输入相同时，输出为0；不同时，输出为 1。3. 课堂练习L2.1.1 试用四 2 输入与非与非门 74LS00 设计一个 3 输入信号I2、I1、I0优先

36、排队电路。要求当 I2申报时，不论 I1、I0是否申报，3 个指示灯红灯亮、绿灯不亮、黄灯不亮；当 I2 没有申报，I1 申报时，不论 I0 是否申报，3 个指示灯绿灯亮，红灯不亮、黄灯不亮；当 I2、I1 都没有申报，I0 申报时，3 个指示灯黄灯亮，红灯不亮、绿灯不亮；当 3 个输入信号都没有申报时，所有的 3 个指示灯都不亮。 解：解：（1）根据设计要求确定 3 个输入信号 I2、I1、I0申报时用 1 表示，不申报时用 0表示，F红、F绿、F黄分别代表红、绿、黄 3 个指示灯，且亮为 1，不亮为 0。 （2）由设计要求有真值表I2I1I0F 红F 绿F 黄000000001001010

37、0100110101001001011001101001111002.2 常用组合逻辑功能器件及应用1. 课堂提问和讨论 T2.2.1 二进制译码器为什么又称为最小项译码器？为什么说它特别适合用于实现多输出组合逻辑函数？解：解：二进制译码器输入信号是一组二进制代码，输出信号是一组高、低电平信号。若译码器有 n 个输入端，对应二进制则有 2n个输出端，故又称为 n 线2n线译码器。 T2.2.2 数据选择器和二进制译码器都可用来实现组合逻辑函数，使用中应如何选择？解：解：（1）. 用 n 变量二进制译码器加上输出门电路，就能获得任何形式的输入变量不大于 n 的组合逻辑函数。因此，使用二进制译码器

38、加输出门电路实现多输出函数较ABY000011101110为方便。（2）. 使用数据选择器实现单输出函数较为方便。使用具有 n 个地址输入端的数据选择器，可以方便地实现输入变量为（n+1）的任何形式的组合逻辑函数。2. 课堂讨论和练习L2.2.1 试按步骤（选择变量、逻辑赋值、真值表、表达式、电路图、接线图等一应俱全） ，用数据选择器 74 LS 151，设计制作一 3 个开关控制 1 个电灯的逻辑电路，要求改变任何一个开关的状态都能使电灯由亮变灭或由灭变亮。解：解：以 A、B、C 表示三个双位开关，用 0 和 1 分别表示开关的两个状态。以 Y 表示灯的状态，用 1 表示亮，用 0 表示灭。

39、设 ABC=000 时 Y=0，从这个状态开始，单独改变任何一个开关的状态 Y 的状态都变化。据此列出 Y 于 A、B、C 之间的逻辑关系真值表。A AB BC CY Y0 00 00 00 00 00 01 11 10 01 10 01 10 01 11 10 01 10 00 01 11 10 01 10 01 11 10 00 01 11 11 11 12.32.3 组合逻辑电路的竞争组合逻辑电路的竞争冒险冒险1. 课堂提问和讨论 T2.3.1 什么是竞争？什么是冒险？它们之间有什么区别，又有什么联系？解：解：当信号通过连线和逻辑门电路时都会产生一定的延迟时间，输入信号变化也需要一个过渡

40、时间，多个输入信号发生变化时，也可能有先后快慢的差异。所以，当输入信号经过不同路径（不同长度的连线、不同级数、不同类型的逻辑门电路）传输到某一会合点时，会产生先后快慢有别，即所谓“竞争”的现象。由于这个原因，可能会使逻辑电路的输出端出现不应有的干扰窄脉冲（又称毛刺） ，这种现象称为“冒险” 。当然，有竞争并不是一定就会产生冒险。 T2.3.2 有哪些方法可以消除竞争冒险现象？这些方法各有什么特点？解：解：1. 修改逻辑设计，增加冗余项2. 引入选通取样脉冲 3. 输出端并接滤波电容2. 学生演讲和演板 Y2.3.1 试分析图 2.1.3 所示，题 Y2.1.2 的逻辑电路是否存在竞争冒险现象？

41、如存在可如何消除？解：解：不不存在竞争-冒险现象3. 课堂练习 L2.3.1 组合逻辑电路如图 2.3.11 所示，试判别其是否存在竞争冒险现象？如存在可如何消除？解：解：LABBCACL00001B10B11BB当 A=C=1 时，变量 A 和变量 C 都可能使电路产生冒险,消除方法是在与门的输入端加正的选通取样脉冲。习习题题 二二2.1 试分析图 E2.1 所示电路的逻辑功能。 图 2.3.11 L2.3.1 逻辑电路图 E 2.1 解：解：F=ABC+ABD+ACD+BCDABCDF00000000100010000110010000101001100011111000010010101

42、001011111000110111110111111当 A、B、C、D 中有 3 个或 3 个以上为 1 时，Y 为 1，否则为 0。该电路可依据少数服从多数原则、判明表决结果的四人表决电路。2.2 试分析图 E2.2 所示电路的逻辑功能。解：解： ()()YABAB CDCDABAB CDCD ()()()()ABAB CDCDABAB CD CD ()()()()()()AB AB CDCDABAB CD CD ()()()()ABAB CDCDABAB CDCD ABCDABCDABCDABCDABCDABCDABCDABCDABCDY00000图 E 2.20001100101001

43、10010010101001100011111000110010101001011111000110111110011110当 A、B、C、D 中有 1 个或 3 个以上为 1 时，Y 为 1，否则为 0。该电路判明表决结果为奇数的表决电路。2.3 某单位内部电话需通过电话总机与外线连接，电话总机需对 4 种电话进行编码控制，优先级别由高到低依次是：火警电话（119） 、急救电话（120） 、匪警电话（110） 、普通电话。试用与非与非门设计该控制电路。假设四个输入，两个输出。 其功能表为：I0 I1 I2 I3Y1 Y0 1 1 0 1 0 01 0 0 01110010 01323YII

44、I23123YII I I逻辑电路为： 2.5 某逻辑函数的输入（A、B、C）和输出（Y）电压波形如图 E2.5 所示，试列出其真值表，写出其表达式，并用门电路实现该逻辑函数。解：解：ABCY00000010010001111001101111011110真值表 YABCABCABCABC2.7 试用译码器 74LS138 和门电路设计一个逻辑电路，以实现下列逻辑函数1FABCABABC 2FACBC 2.9 试为某水坝设计一个报警控制电路，设水位高程用 4 位二进制数表示。要求，当水位上升到 8 米时，白指示灯亮，其余灯不亮；当水位上升到 10 米时，黄指示灯亮，其余灯不亮；当水位上升到 1

45、2 米时，红指示灯亮，其余灯不亮。试用门电路设计此报警控制电路。解：解：设输入为四位二进制组合 ABCD，输出为 W、Y、R，分别表示白灯、黄灯和红灯。灯亮为 1，灯灭为 0。得到真值表为：A B C DW Y R0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 00 0 00 0 00 0 00 0 00 0 00 0 00 0 00 0 01 0 01 0 00 1 00 1 00 0 1图 2.51 1 0 11 1 1 01 1 1 10 0 10 0 10

46、 0 1根据真值表可以得到逻辑函数：ABCDDABCDCABDCABRCDBADCBAYDCBADCBAW逻辑电路如下： 图 2.9 逻辑电路连线图第第 3 3 章触发器章触发器3.1 基本SR触发器1. 课堂提问和讨论T3.1.1根据电路结构和工作特点的不同，基本SR触发器有哪几种常见形式？它们各有什么特点？解：解：基本 SR 触发器有由与非门构成（输入信号低电平有效） ，也可由或非门构成（输入信号高电平有效） 。T3.1.2什么是置位、什么是复位？SR触发器（锁存器）的输入端 S 和 R 分别表示什么意思？解：解：触发器可以为一个执行机构(有两个状态,执行或不执行),复位的时候不执行,置位

47、的时候执行；SR 触发器有两个控制输出状态的 S(置位)和引脚 R(复位)。,2. 学生演讲和演板Y3.1.1在什么情况下基本 SR 触发器有不定状态？为什么？解：解：当=0 时，触发器处于不定状态DSDRY3.1.2写出由与非门构成的基本 SR 触发器的特性表，并求出其对应的特性方程（和约束条件） 。解：解： 与非门构成的基本 SR 触发器的特性表 DSDRQnQn+1功能说明0 1011触发器置 11 0010触发器置 01 10101触发器保持原状态不变0 001触发器状态不定（不允许）特性方程3. 课堂练习L3.1.1查找资料，熟悉 TTL 四SR锁存器 74LS279、CMOS 四S

48、R锁存器 CC4044 和 CC4043的逻辑功能及引脚分布。解：解：3.2 同步触发器1. 课堂提问和讨论T3.2.1 同步 SR 触发器有什么特点？解：解：（1）只有当时钟控制（同步控制）信号CP为高电平 1 1 时，输入信号才有可能改变触发器的输出状态，此时称为时钟控制信号有效；而当CP=0 0 时，输入信号不能改变触发器的输出状态，触发器的输出状态保持不变，此时称为时钟控制信号无效。（2）在CP=1 1 的全部时间里，S和R状态的全部变化都可引起输出状态的改变。在CP=0 0 以后的时间里，触发器保持的是时钟控制信号CP从 1 1 回到 0 0 以前瞬间的状态。（3）异步置 1 1（置

49、位）输入信号和异步置 0 0（复位）输入信号，不受时钟脉冲DSDR信号CP的同步控制，只要或为有效低电平，立即可直接将触发器置 1 1 或置 0 0。DSDRT3.2.2 同步SR触发器有什么约束条件？解：解：SR=0（约束条件）T3.2.3 同步D触发器和同步JK触发器是否存在约束条件？为什么？解：解：同步D触发器在 S 和 R 之间接入非非门 G5。经这种变换后，只有一个输入信号 D，输入信号 D 不存在约束条件。同步JK触发器的互补输出信号 Q 和反馈到触发器的输入端。这样，G3、G4就不会Q输出同时为 0 0，从而避免了输出逻辑状态不定的情况。T3.2.4 什么是空翻现象？同步D触发器

50、和同步JK触发器是否存在空翻现象？为什么？解：解：如果 S 和 R 信号发生多次变化，那么触发器输出的状态也将发生多次翻转（称为空翻） 。图 3.1.6 四 SR 锁存器 74LS279、CC4044 和 CC4043 的逻辑符号（a）74LS279 的逻辑符号 （b）CC4044 的逻辑符号（c）CC4043 的逻辑符号 1 2 3 4 5 6 A B C D 6 5 4 3 2 1 D C B A Title Number Revision Size B Date: 2-Jun-2004 Sheet of File: C:Program FilesDesign Expl orer 99 S

51、E ExamplesMyDesign8.ddb Drawn By: Y A B 1 （b）图 1.2.1 与与逻辑图 1.2.1 与与逻辑 1 2 3 4 5 6 A B C D 6 5 4 3 2 1 D C B A Title Number Revision Size B Date: 2-Jun-2004 Sheet of File: C:Program FilesDesign Expl orer 99 SE ExamplesMyDesign8.ddb Drawn By: Y A B 1 （b）（a）（b）（c）同步 D 触发器属于电平触发，在 CP=1 1 有效期间，如果输入信号 D 发

52、生多次变化，那么触发器输出的状态将发生多次变化，产生空翻。同步 JK 触发器（电平触发器）在 CP=1 1 期间，如果 J 和 K 的状态多次发生变化，那么触发器输出的状态将多次发生翻转，产生空翻。2. 学生演讲和演板Y3.2.1 试写出同步SR触发器的特性方程。解：解：Y3.2.2 试写出同步D触发器的特性方程。解：解：n+1= nQDD QD Y3.2.3 试写出同步JK触发器的特性方程。解：解：nnQKQJQ1n3. 课堂练习L3.2.1 试画出同步SR触发器的状态转换图。解：解：L3.2.2 试画出同步D触发器的状态转换图。解：解：L3.2.3 试画出同步JK触发器的状态转换图。解：解

53、：同步 JK 触发器的状态转换图3.3 边沿触发器1. 课堂提问和讨论同步 SR 触发器的状态转换图同步 D 触发器的状态转换图T3.3.1边沿触发器有什么特点？解：解：边沿触发器不仅可以克服电平触发方式的多次翻转（空翻）现象，而且仅是在时钟CP的下降沿（或上升沿）到达时刻才对输入激励信号产生响应，从而提高了触发器的可靠性和抗干扰能力。T3.3.2写出T触发器和T触发器的特性方程。解：解：T 触发器的特性方程为：nnnQTQTQ1T触发器的特性方程为nnQQ1T3.3.3说明边沿触发器能消除“空翻”的原因。解：解：只有在 CP 的上升沿或下降沿时刻才对输入信号响应（不管 CP=1 的时间有多长

54、） 。在 CP=0、CP=1 期间，输入信号变化不会引起触发器状态的变化。因此触发器克服了“空翻”现象2. 学生演讲和演板Y3.3.1画出边沿D触发器和边沿JK触发器的逻辑符号和状态转换图。解：解：3. 课堂练习L3.3.1试将D触发器转换为JK触发器。解：解：JK 触发器的特性方程为，D 触发器的特性方程为 Qn+1=D，令这两nnQKQJQ1n个特性方程相等，由此有 1nnnQDJQKQ 习习题题 3 33.1 由与非与非门构成的基本SR触发器的输入信号波形如图 E3.1 所示，试画出输出Q和的波形。设触发器初始状态为Q=0 0。Q解：解：边沿 D 触发器的逻辑符号边沿 JK 触发器的逻辑

55、符号用 D 触发器构成的上升沿触发的 JK 触发器图 E3.13.2 同步SR触发器的输入信号波形如图 E3.2 所示，试画出输出Q和的波形。设触Q发器初始状态为Q=0 0。解：解：3.3 边沿D触发器（CP上升沿触发）的输入信号波形如图 E3.3 所示，试画出输出Q和的波形。设触发器初始状态为Q=0 0。Q解：解：3.4 边沿JK触发器（CP下降沿触发）的输入信号波形如图 E3.4 所示，试画出输出Q和的波形。设触发器初始状态为Q=0 0。Q解：解：图 E3.2图 E3.3图 E3.23.5 边沿T触发器（CP上升沿触发）的输入信号波形如图 E3.5 所示，试画出输出Q的波形。设触发器初始状

56、态为Q=0 0。解：3.6 边沿T触发器（CP下降沿触发）的输入信号波形如图 E3.6 所示，试画出输出Q的波形。设触发器初始状态为Q=0 0。解： 3.7 欲使JK触发器的状态由 0 0 变成 1 1，则必须（ A ） 。 （单项选择题）AJ=0 0 BK=0 0 CJ=1 1 DK=1 13.8 如图 E3.8 所示，由D触发器构成的电路是（ A ） 。 （单项选择题）A二分频器 B二分之一分频器 C四分频器 D四分之一分频器3.9 由JK触发器转换成T触发器，连接正确的是（ D ） 。 （单项选择题）AJ=T BK=T CJ=T DJ=K=TK3.10 如图 E3.10 所示，由JK触发

57、器转换成D触发器，连接正确的是（ D ） 。 （单项选择题）图 E3.8图 E3.5图 E3.6图 E3.103.11 设图 E3.11 所示各边沿触发器的初始状态为Q=0 0，试对应输入信号CP，画出输出Q的波形。3.12 试画出边沿D触发器 74HC74 的引脚分布图、状态转换图，并写出其特性方程。解：解： 引脚分布图： 状态转换图：特性方程：Qn+1=D 3.13 试画出边沿JK触发器 74LS112 的引脚分布图、状态转换图，并写出其特性方程。解：解： 引脚分布图： 状态转换图：特性方程： nnQKQJQ1n3.14 试将边沿JK触发器转换成边沿T触发器。解：解：（1） T 触发器的特

58、性方程：nnnQTQTQ1 JK 触发器的特性方程 ： nnQKQJQ1n （2）J=K=T (3)电路图 3.15 试将边沿JK触发器转换成边沿T触发器。解：解： （1）T触发器的特性方程： nnQQ1 JK 触发器的特性方程 ：nnQKQJQ1n图 E3.11 （2）J=K=1(3)电路图3.16 试将边沿JK触发器转换成边沿D触发器。解：解：（1）D 触发器的特性方程：Qn+1=D JK 触发器的特性方程 ：nnQKQJQ1n （2） J=D,K=D(3)电路图第第 4 章时序逻辑电路章时序逻辑电路4.14.1 时序逻辑电路概述时序逻辑电路概述1. 课堂提问和讨论T4.1.1 时序逻辑电

59、路在逻辑功能和电路结构上有什么特点？和组合逻辑电路相比，主要区别是什么？解解: :时序逻辑电路具有记忆功能，电路在任一时刻的输出状态（次态Qn+1）不仅取决于该时刻的输入，还取决于电路原来的工作状态（现态Qn） ，即还与此前时刻电路的输入及输出状态有关。组合逻辑电路在逻辑功能上的特点是任意时刻的输出仅仅取决于该时刻的输入，与电路原来的状态无关。T4.1.2 什么是同步时序逻辑电路？什么是异步时序逻辑电路？解解: : 所有触发器都由同一时钟信号控制，在同一时刻发生状态变化的时序逻辑电路，称为同步时序逻辑电路。至少有一个触发器与其他触发器不同，所有触发器的状态更新不都发生在同一时刻的时序逻辑电路，

60、称为异步时序逻辑电路。T4.1.3 如何理解时序逻辑电路表述中的现态和次态，它们之间有何关系？解解: : 将电路的初始状态（现态）代入输出方程和状态方程，所得电路的状态（次态）即为新一轮的现态T4.1.4 如何理解时序逻辑电路表述中的特性方程、驱动方程和次态方程？解解: : 根据已知的时序逻辑电路图逐一写出，各个触发器时钟信号的逻辑式，即时钟方程（若触发器直接由 CP 脉冲控制可省略该步骤，同步时序逻辑电路便大多是这种情况） ；各个输出信号的函数式，即输出方程；各个触发器输入信号的逻辑式，即驱动方程（又称激励函数） 。将驱动方程代入相应触发器的特性方程，求出时序逻辑电路的状态方程，也就是各个触