数字电路基础之门电路和组合逻辑电路

1、 数字电路的基础知识数字电路的基础知识 数字信号和模拟信号数字信号和模拟信号电子电路中的信号电子电路中的信号模拟信号模拟信号数字信号数字信号时间连续的信号时间连续的信号时间和幅度都是离散的时间和幅度都是离散的1模拟信号：模拟信号：tu正弦波信号正弦波信号t锯齿波信号锯齿波信号u2研究模拟信号时，我们注重电路研究模拟信号时，我们注重电路输入、输出信号间的大小、相位关系。输入、输出信号间的大小、相位关系。相应的电子电路就是模拟电路，包括相应的电子电路就是模拟电路，包括交直流放大器、滤波器、信号发生器交直流放大器、滤波器、信号发生器等。等。在模拟电路中，晶体管一般工作在模拟电路中，晶体管一般工作在放

2、大状态。在放大状态。3数字信号：数字信号：数字信号数字信号产品数量的统计。产品数量的统计。数字表盘的读数。数字表盘的读数。数字电路信号：数字电路信号：tu4研究数字电路时注重电路输出、输研究数字电路时注重电路输出、输入间的逻辑关系，因此不能采用模入间的逻辑关系，因此不能采用模拟电路的分析方法。主要的工具是拟电路的分析方法。主要的工具是逻辑代数，电路的功能用真值表、逻辑代数，电路的功能用真值表、逻辑表达式及波形图表示。逻辑表达式及波形图表示。在数字电路中，三极管工作在开关在数字电路中，三极管工作在开关状态，即工作在饱和和截止状态。状态，即工作在饱和和截止状态。5第二章第二章 门电路和组合逻辑电路

3、门电路和组合逻辑电路 2.1 概述概述 2.2 分离元件门电路分离元件门电路 2.3 TTL集成门电路集成门电路 2.4 MOS门电路门电路2.5 逻辑代数逻辑代数 2.6 组合逻辑电路分析组合逻辑电路分析2.7 利用小规模集成电路设计组合电路利用小规模集成电路设计组合电路2.8 几种常用的中规模组件几种常用的中规模组件6 2.1 概述概述在数字电路中，门电路是最基本的逻在数字电路中，门电路是最基本的逻辑元件。门电路的输入信号于输出信号之辑元件。门电路的输入信号于输出信号之间存在一定的逻辑关系，所以门电路又称间存在一定的逻辑关系，所以门电路又称逻辑门电路。门电路是用以实现逻辑关系逻辑门电路。门

4、电路是用以实现逻辑关系的电子电路，与基本逻辑关系相对应，门的电子电路，与基本逻辑关系相对应，门电路主要有：电路主要有：与门与门、或门或门、与非门与非门、或非或非门门、异或门异或门等。等。在数字电路中，门电路的输入输出信在数字电路中，门电路的输入输出信号都是用电位（电平）的高低来表示。一号都是用电位（电平）的高低来表示。一般用高电平代表般用高电平代表1、低点平代表、低点平代表0，即所谓，即所谓的的正逻辑系统正逻辑系统。7 ViVoKVccR100VVcc只要能判断高只要能判断高低电平即可低电平即可K开开-Vo=1, 输出高电平输出高电平K合合-Vo=0, 输出低电平输出低电平可用三极可用三极管代

5、替管代替8R1R2AF+uccuAtuFt+ucc0.3V三极管的开关特性（截止区三极管的开关特性（截止区饱和区）：饱和区）：截止截止饱和饱和9 2.2 分离元件门电路分离元件门电路 一、二极管与门一、二极管与门FD1D2AB+12VuA uB uF 0V 0V 0.3V 0V 3V 0.3V 3V 0V 0.3V 3V 3V 3.3V 10“与与”逻辑逻辑A、B、C都具备时，事件都具备时，事件F才发生。才发生。EFABC&ABCF逻辑符号逻辑符号11F=ABC逻辑式逻辑式逻辑乘法逻辑乘法逻辑与逻辑与AFBC00001000010011000010101001101111真值表真值表1

6、2 二、二极管或门二、二极管或门uAuBuF0V0V-0.3V0V3V2.7V3V0V2.7V3V3V2.7VFD1D2AB-12V13“或或”逻辑逻辑A、B、C只有一个具备时，事件只有一个具备时，事件F就发生。就发生。 1ABCF逻辑符号逻辑符号AEFBC14F=A+B+C逻辑式逻辑式逻辑加法逻辑加法逻辑或逻辑或AFBC00001001010111010011101101111111真值表真值表15R1DR2AF+12V +3V三、三极管非门三、三极管非门uAuF3V0.30V3.3嵌位二极管嵌位二极管16“非非”逻辑逻辑A具备时具备时 ，事件，事件F不发生；不发生；A不具备时，不具备时，事

7、件事件F发生。发生。逻辑符号逻辑符号AEFRAF17逻辑式逻辑式逻辑非逻辑非逻辑反逻辑反真值表真值表AF AF011018R1DR2F+12V +3V三极管非门三极管非门D1D2AB+12V二极管与门二极管与门与非门与非门19 几种常用的逻辑关系逻辑几种常用的逻辑关系逻辑“与与”、“或或”、“非非”是三种基本的是三种基本的逻辑关系，任何其它的逻辑关系都可以逻辑关系，任何其它的逻辑关系都可以以它们为基础表示。以它们为基础表示。CBAF 与非：与非：条件条件A、B、C都具都具备，则备，则F 不发不发生。生。&ABCF20CBAF 或非：或非：条件条件A、B、C任一任一具备，则具备，则F 发

8、发生。生。 1ABCFBABABAF 异或：异或：条件条件A、B有一个具有一个具备，另一个不备，另一个不具备则具备则F 发生。发生。=1ABCF211、体积大、工作不可靠。、体积大、工作不可靠。2、需要不同电源。、需要不同电源。3、各种门的输入、输出电平不匹配。、各种门的输入、输出电平不匹配。22 2.3 TTL集成门电路集成门电路 一、一、TTL与非门的基本原理与非门的基本原理与分离元件电路相比，集成电路具与分离元件电路相比，集成电路具有体积小、可靠性高、速度快的特点，有体积小、可靠性高、速度快的特点，而且输入、输出电平匹配，所以早已广而且输入、输出电平匹配，所以早已广泛采用。根据电路内部的

9、结构，可分为泛采用。根据电路内部的结构，可分为DTL、TTL、HTL、MOS管集成门电管集成门电路。路。23+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABCTTL与非门的内部结构与非门的内部结构CBAF &ABCF24+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC1、任一输入为低电平（、任一输入为低电平（0.3V）时）时“0”1V不足以让不足以让T2、T5导通导通三个三个PN结结导通需导通需2.1V25+5VFR4R2R13kR5T3T4T1b1c1ABC1、任一输入为低电平（、任一输入为低电平（0.3V）时）时“0”1Vuouo=5-uR2-ub

10、e3-ube4 3.6V高电平！高电平！26+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC2、输入全为高电平（、输入全为高电平（3.4V）时）时“1”全导通全导通电位被嵌电位被嵌在在2.1V全反偏全反偏 1V截止截止272、输入全为高电平（、输入全为高电平（3.4V）时）时+5VFR2R13kT2R3T1T5b1c1ABC全反偏全反偏“1”饱和饱和uF=0.3VABCF 此电路此电路281、电压传输特性、电压传输特性二、二、 TTL与非门的特性和技术参数与非门的特性和技术参数测试电路测试电路&+5Vuiu029u0(V)ui(V)123UOH(3.4V)UOL(0.

11、3V)传输特性曲线传输特性曲线u0(V)ui(V)123UOH“1”UOL(0.3V)阈值阈值UT=1.4V理想的传输特性理想的传输特性输出高电平输出高电平输出低电平输出低电平30（1）输出高电平）输出高电平UOH、输出低电平、输出低电平UOL UOH 2.4V UOL 0.4V 便认为合格。便认为合格。 典型值典型值UOH=3.4V UOL 0.3V 。 (2) 阈值电压阈值电压UT uiUT时，认为时，认为ui是高电平。是高电平。UT=1.4V312、输入、输出负载特性、输入、输出负载特性&？（1）前后级之间电流的联系）前后级之间电流的联系32+5VR4R2R5T3T4R1T1+5

12、V前级输出为前级输出为 高电平时高电平时前级前级后级后级反偏反偏流出前级流出前级电流电流IOH（拉电流）（拉电流）33前级输出为前级输出为 低电平时低电平时+5VR2R13kT2R3T1T5b1c1R1T1+5V前级前级后级后级流入前级的电流入前级的电流流IOL 约约 1.4mA (灌电流灌电流)34名称及符号名称及符号含义含义输入低电平电流输入低电平电流 IiL输入为低电平时流入输输入为低电平时流入输入端的电流入端的电流-1 .4mA。输入高电平电流输入高电平电流 IiH输入为高电平时流入输输入为高电平时流入输入端的电流入端的电流几十几十A。IOL及其极限及其极限 IOL（max）当当 IO

13、L IOL(max)时，输时，输入不再是低电平。入不再是低电平。IOH及其极限及其极限 IOH (max)当当 IOH IOH(max)时，输时，输出不再是高电平。出不再是高电平。关于电流的技术参数关于电流的技术参数35（2）扇出系数）扇出系数:与非门电路输出驱动同类门的个数与非门电路输出驱动同类门的个数+5VR4R2R5T3T4T1前级前级T1T1IiH1IiH3IiH2IOH前级输出为高电平时前级输出为高电平时例如：例如：36+5VR2R13kT2R3T1T5b1c1前级前级IOLIiL1IiL2IiL3前级输出为前级输出为 低电平时低电平时37输出低电平时，流入前级的电流（灌电流）：输出

14、低电平时，流入前级的电流（灌电流）： 2iL1iLOLIII输出高电平时，流出前级的电流（拉电流）：输出高电平时，流出前级的电流（拉电流）： 2iH1iHOHIII与非门的扇出系数一般是与非门的扇出系数一般是10。381、悬空的输入端相当于接高电平。、悬空的输入端相当于接高电平。2、为了防止干扰，可将悬空的输入、为了防止干扰，可将悬空的输入端接高电平。端接高电平。39（3）平均传输时间）平均传输时间tuiotuoo50%50%tpd1tpd2平均传输时间平均传输时间)tt (21t2pd1pdpd 40三、三、 其它类型的其它类型的TTL门电路（三态门）门电路（三态门）+5VFR4R2R1T2

15、R5R3T3T4T1T5ABDEEE-控制端控制端41+5VFR4R2R1T2R5R3T3T4T1T5ABDEE01截止截止ABF 42+5VFR4R2R1T2R5R3T3T4T1T5ABDEE10导通导通截止截止截止截止高阻态高阻态43&ABFE符号符号输出高阻输出高阻0E 1E ABF 功能表功能表低电平起作用低电平起作用44&ABFE符号符号输出高阻输出高阻1E 0E ABF 功能表功能表高电平起作用高电平起作用45E1E2E3公用总线公用总线三态门主要作为三态门主要作为TTL电路与电路与总线总线间间的的接口电路接口电路用途：用途：E1、E2、E3分时接分时接入高电平入高

16、电平46 2.4 MOS门电路门电路半导体集成门电路半导体集成门电路按导电类型按导电类型分为：分为： 双极型双极型（TTL)(双极型晶体管）双极型晶体管） MOS型型（绝缘栅场效应管）（单极型晶体管）（绝缘栅场效应管）（单极型晶体管）MOS型：型：优点：优点： 制造工艺简单、集成度高、功耗低、抗制造工艺简单、集成度高、功耗低、抗 干扰能力强，便于向大规模集成电路发干扰能力强，便于向大规模集成电路发展。展。缺点：工作速度较低。缺点：工作速度较低。47 一、场效应晶体管一、场效应晶体管场效应管与双极型晶体管不同，它是场效应管与双极型晶体管不同，它是多子导电，输入阻抗高，温度稳定性好。多子导电，输入

17、阻抗高，温度稳定性好。结型场效应管结型场效应管JFET绝缘栅型场效应管绝缘栅型场效应管MOS场效应管有两种场效应管有两种:481、 绝缘栅场效应管绝缘栅场效应管:（1）结构和电路符号）结构和电路符号PNNGSDP型基底型基底两个两个N区区SiO2绝缘层绝缘层49PNNGSD金属铝金属铝导电沟道导电沟道GSDN沟道增强型沟道增强型50NPPGSDGSDP沟道增强型沟道增强型51P沟道耗尽型沟道耗尽型NPPGSDGSD予埋了导电予埋了导电沟道沟道 52（2）MOS管的工作原理管的工作原理以以N沟道增强型为例沟道增强型为例PNNGSDUDSUGS53PNNGSDUDSUGSUGS=0时时D-S间相当

18、间相当于两个反接于两个反接的的PN结结ID=0对应截止区对应截止区54PNNGSDUDSUGSUGS0时时UGS足够大时足够大时（UGSVT）感应出足够多感应出足够多电子，这里以电子，这里以电子导电为主电子导电为主出现出现N型的导型的导电沟道。电沟道。感应出电子感应出电子VT称为阈值电压称为阈值电压55PNNGSDUDSUGSUGS较小时，导较小时，导电沟道相当于电沟道相当于电阻将电阻将D-S连接连接起来，起来，UGS越大越大此电阻越小。此电阻越小。56PNNGSDUDSUGS当当UDS不太大不太大时，导电沟道时，导电沟道在两个在两个N区间区间是均匀的。是均匀的。当当UDS较大较大时，靠近时，

19、靠近D区的导电沟区的导电沟道变窄。道变窄。57PNNGSDUDSUGSUDS增加，增加，UGS=VT时，靠时，靠近近D端的沟道端的沟道被夹断，称为被夹断，称为予夹断。予夹断。夹断后夹断后ID呈呈恒流特性。恒流特性。ID58（3）增强型）增强型N沟道沟道MOS管的特性曲线管的特性曲线转移特性曲线转移特性曲线0IDUGSVT59输出特性曲线输出特性曲线IDU DS0UGS060二、二、 NMOS门电路门电路1、NMOS“非非”门电路门电路0UDSIDuiuoUCCR负载线负载线ui=“1”ui=“0”uo=“0” uo=“1”61uiuoUCCuiuoUCC实际结构实际结构等效结构等效结构622、

20、”与非与非”门电路门电路AYUCCBBAF632、”或非或非”门电路门电路AYUCCBBAY64三、三、 CMOS反相器（互补对称）反相器（互补对称）UCCST2DT1AFNMOS管管PMOS管管CMOS电路电路65UCCST2DT1uiuoui=0截止截止ugs2= UCC导通导通u=“”1、“非非”门门电路电路66UCCST2DT1uiuoui=导通导通截止截止u=“”672、“与非与非”门电路（略）门电路（略）3、“或非或非”门电路（略）门电路（略）68三、三、CMOS电路的优点电路的优点、静态功耗小。、静态功耗小。、允许电源电压范围宽（、允许电源电压范围宽（3 18V）。）。3、扇出系

21、数大，抗噪容限大。、扇出系数大，抗噪容限大。692.5 逻辑代数逻辑代数一、逻辑代数运算法则一、逻辑代数运算法则在数字电路中，我们要研究的是电路在数字电路中，我们要研究的是电路的输入输出之间的逻辑关系，所以数字电的输入输出之间的逻辑关系，所以数字电路又称路又称逻辑电路逻辑电路，相应的研究工具是，相应的研究工具是逻辑逻辑代数（布尔代数）代数（布尔代数）。在逻辑代数中，逻辑函数的变量只能在逻辑代数中，逻辑函数的变量只能取两个值（取两个值（二值变量二值变量），即），即0和和1，中间值，中间值没有意义，这里的没有意义，这里的0和和1只表示两个对立的只表示两个对立的逻辑状态，如电位的低高（逻辑状态，如电

22、位的低高（0表示低电位，表示低电位，1表示高电位）、开关的开合等。表示高电位）、开关的开合等。701、几种基本的逻辑运算、几种基本的逻辑运算从三种基本的逻辑关系，我们可以得从三种基本的逻辑关系，我们可以得到以下逻辑运算：到以下逻辑运算：0 0=0 1=1 0=01 1=10+0=00+1=1+0=1+1=11001 712、逻辑代数的基本定律、逻辑代数的基本定律（1）基本运算规则）基本运算规则A+0=A A+1=1 A 0 =0 A=0 A 1=A1AA AAA 0AA AAA AA 72（2）基本代数规律）基本代数规律交换律交换律结合律结合律分配律分配律A+B=B+AA B=B AA+(B+

23、C)=(A+B)+C=(A+C)+BA (B C)=(A B) CA(B+C)=A B+A CA+B C=(A+B)(A+C)普通代普通代数不适数不适用用!73（3）吸收规则）吸收规则a. 原变量的吸收：原变量的吸收：A+AB=A证明：证明：A+AB=A(1+B)=A1=A利用运算规则可以对逻辑式进行化简。利用运算规则可以对逻辑式进行化简。例如：例如：CDAB)FE(DABCDAB 被吸收被吸收74b.反变量的吸收：反变量的吸收：BABAA 证明：证明：BAABABAA BA)AA(BA 例如：例如：DEBCADCBCAA 被吸收被吸收75c.混合变量的吸收：混合变量的吸收：CAABBCCAA

24、B 证明：证明：BC)AA(CAABBCCAAB CAABBCAABCCAAB 例如：例如：CAABBCCAABBCDBCCAABBCDCAAB 1吸收吸收76(4) 反演定理：反演定理：BABABABA ABAB0001111010110110010111110000BA ABBA 可以用列真值表的方法证明：可以用列真值表的方法证明：77二、二、 逻辑函数的表示法逻辑函数的表示法1、真值表：将输入、输出的所有可能状、真值表：将输入、输出的所有可能状态一一对应地列出。态一一对应地列出。ABCF0100011000000010100010111101111178n个变量可以有个变量可以有2n个组

25、合，个组合，一般按二进制的顺序，输出与一般按二进制的顺序，输出与输入状态一一对应，列出所有输入状态一一对应，列出所有可能的状态。可能的状态。792、逻辑函数式、逻辑函数式把逻辑函数的输入、输出关系写成把逻辑函数的输入、输出关系写成与与、或或、非非等逻辑运算的组合式，即等逻辑运算的组合式，即逻辑代数逻辑代数式式，称为，称为逻辑函数式逻辑函数式，我们通常采用，我们通常采用“与与或或”的形式。的形式。比如：比如：ABCCBACBACBACBAF 若表达式中的乘积包含了所有变量的原若表达式中的乘积包含了所有变量的原变量或反变量，则这一项称为变量或反变量，则这一项称为最小项最小项，上，上式中每一项都是式

26、中每一项都是最小项最小项。若两个最小项只有一个变量以原、反区别，若两个最小项只有一个变量以原、反区别，称它们称它们逻辑相邻逻辑相邻。 80ABCCBACBACBACBAF 逻辑相邻逻辑相邻CBCBACBA 逻辑相邻的项可以逻辑相邻的项可以合并，消去一个因子合并，消去一个因子813、卡诺图：、卡诺图：将将n个输入变量的全部最小项用小方块个输入变量的全部最小项用小方块阵列图表示，并且将逻辑相临的最小项放阵列图表示，并且将逻辑相临的最小项放在相临的几何位置上，所得到的阵列图就在相临的几何位置上，所得到的阵列图就是是n变量的变量的卡诺图卡诺图。卡诺图的每一个方块（最小项）代表卡诺图的每一个方块（最小项

27、）代表一种输入组合，并且把对应的输入组合注一种输入组合，并且把对应的输入组合注明在阵列图的上方和左方。明在阵列图的上方和左方。821001AB0101ABC00011110011101101两变量卡诺图两变量卡诺图三变量卡诺图三变量卡诺图83ABCD000111100001110110100 01110 011110四变量卡诺图四变量卡诺图单元编号单元编号0010，对，对应于最小应于最小项：项：DCBAABCD=0100时函时函数取值数取值函数取函数取0、1均可，均可，称为称为无所无所谓状态谓状态。只有只有一项一项不同不同84有时为了方便，用二进制对应的十进制有时为了方便，用二进制对应的十进制

28、表示单元编号。表示单元编号。ABC00011110010132457 76F( A , B , C )= ( 1 , 2 , 4 , 7 )1,2,4,7单单元取元取1，其，其它取它取085ABCD0001111000010132457 76121313151514891111101110864、逻辑图：、逻辑图：把相应的逻辑关系用逻辑把相应的逻辑关系用逻辑符号和连线表示出来。符号和连线表示出来。&AB&CD 1FF=AB+CD87 三、三、逻辑函数的化简逻辑函数的化简1、利用逻辑代数的基本公式：、利用逻辑代数的基本公式：例：例：ABAC)BC(A)BCB(AABCBA)CC(

29、ABCBAABCCABCBAF 反变量吸收反变量吸收提出提出AB=1提出提出A88例：例：CBBCBAABF )CBBC(BAAB ）（反演反演CB)AA(BC)CC(BAAB 配项配项CBBCAABCCBACBAAB 被吸收被吸收被吸收被吸收CB)BB(CAAB CBCAAB 89AB=ACB=C?A+B=A+CB=C?请注意与普通代数的区别！请注意与普通代数的区别！902、利用卡诺图化简：、利用卡诺图化简：ABC00011110010010001 11ABCBCABCBCAABC 91ABC00011110010010001 11AB?92ABC00011110010010001 11AB

30、BCF=AB+BC化简过程：化简过程：93利用卡诺图化简的规则：利用卡诺图化简的规则：（1）相临单元的个数是）相临单元的个数是2N个，并组成矩形个，并组成矩形时，可以合并。时，可以合并。ABCD0001 11 1000010000001 1001 11 10111 101110AD94ABCD0001 11 1000010000010 0011 10 00100 00111095（2）先找面积尽量大的组合进行化简，可以）先找面积尽量大的组合进行化简，可以减少每项的因子数。减少每项的因子数。（3）各最小项可以重复使用。）各最小项可以重复使用。（4）注意利用无所谓状态，可以使结果大大）注意利用无所

31、谓状态，可以使结果大大简化。简化。（5）所有的）所有的1都被圈过后，化简结束。都被圈过后，化简结束。（6）化简后的逻辑式是各化简项的逻辑和）化简后的逻辑式是各化简项的逻辑和(“与或与或”式）。式）。96例：化简例：化简 F(A,B,C,D)= (0,2,3,5,6,8,9,10,11, 12,13,14,15)ABCD0001 11 1000011011010 0111 11 11111 111110ADCCBDBDCBDCBDBCBDCAF 97例：化简例：化简ABCD0001 11 10000111111111100111111110ABDABDF 98例：已知真值表如图，用卡诺图化简。例

32、：已知真值表如图，用卡诺图化简。ABCF0000001001000110100111011111101状态未给出，即是无所谓状态。状态未给出，即是无所谓状态。99ABC0001111001000011 11化简时可以将无所谓状态当作化简时可以将无所谓状态当作1或或0，目的是得到最简结果。目的是得到最简结果。认为是认为是1AF=A1002.6 组合逻辑电路分析组合逻辑电路分析 1、由给定的逻辑图写出逻辑关系表达、由给定的逻辑图写出逻辑关系表达式。式。分析步骤：分析步骤：2、用逻辑代数或卡诺图对逻辑代数进、用逻辑代数或卡诺图对逻辑代数进行化简。行化简。3、列出输入输出状态表并得出结论。、列出输入输

33、出状态表并得出结论。电路电路 结构结构输入输出之间输入输出之间的逻辑关系的逻辑关系101例：分析下图的逻辑功能。例：分析下图的逻辑功能。 &ABFABABBA BABA BABAF BABABABA 102ABF001010100111真值表真值表相同为相同为“1”不同为不同为“0”同或门同或门=1BAF 103例：分析下图的逻辑功能。例：分析下图的逻辑功能。 &ABFBA ABA BBA BBAABAF BBAABA BBAABA ）（）（BABA 104ABF000011101110真值表真值表相同为相同为“0”不同为不同为“1”异或门异或门=1BAF 105例：分析下图的

34、逻辑功能。例：分析下图的逻辑功能。 &2&3&4AMB1F=101被封锁被封锁11106&2&3&4AMB1F=010被封锁被封锁1选通电路选通电路1072.7 组合逻辑电路设计组合逻辑电路设计任务任务要求要求最简单的最简单的逻辑电路逻辑电路1、指定实际问题的逻辑含义，列出真、指定实际问题的逻辑含义，列出真值表值表 (状态表）。状态表）。分析步骤：分析步骤：2、写出逻辑式并用逻辑代数或卡诺图、写出逻辑式并用逻辑代数或卡诺图对逻辑式进行化简。对逻辑式进行化简。3、画出逻辑图。、画出逻辑图。108例：设计三人表决电路（例：设计三人表决电路（A、B、C

35、）。每人）。每人一个按键，如果同意则按下，不同意则不按。一个按键，如果同意则按下，不同意则不按。结果用指示灯表示，多数同意时指示灯亮，结果用指示灯表示，多数同意时指示灯亮，否则不亮。否则不亮。1、首先指明逻辑符号取首先指明逻辑符号取“0”、“1”的含义的含义。三个按键三个按键A、B、C按下时为按下时为“1”，不按时为，不按时为“0”。输出是。输出是F，多数赞成时是，多数赞成时是“1”，否则，否则是是“0”。2、根据题意列出逻辑状态表根据题意列出逻辑状态表。109ABCF00000010010001111000101111011111逻辑状态表逻辑状态表3、画出卡诺图：、画出卡诺图：110用卡诺

36、图化简用卡诺图化简ABC000111100100100111ABACBCCABCABF 1114、根据逻辑表达式画出逻辑图。根据逻辑表达式画出逻辑图。CABCABF & 1&AB BCF112CABCAB CABCAB &ABCFCABCABF 若用与非门实现若用与非门实现1132.8 几种常用的组合逻辑组件几种常用的组合逻辑组件 常用的组合部件的种类很多，如加法器、译码器、常用的组合部件的种类很多，如加法器、译码器、编码器、数据选择器、比较器、奇偶发生器及校验器编码器、数据选择器、比较器、奇偶发生器及校验器等。它们应用很广泛，都由中规模集成产品。等。它们应用很广泛，都

37、由中规模集成产品。一、加法器（它是计算机系统的基本部件之一）一、加法器（它是计算机系统的基本部件之一）1 1 0 11 0 0 1+举例：举例：A=1101, B=1001, 计算计算A+B011010011114加法运算的基本规则加法运算的基本规则：（1）逢二进一。）逢二进一。（2）最低位是两个数最低位的叠加，不需）最低位是两个数最低位的叠加，不需考虑进位。考虑进位。（3）其余各位都是三个数相加，包括加数、）其余各位都是三个数相加，包括加数、被加数和低位来的进位。被加数和低位来的进位。（4）任何位相加都产生两个结果：本位和、）任何位相加都产生两个结果：本位和、向高位的进位。向高位的进位。11

38、5（1）半加器：）半加器： 半加运算不考虑从低位来的进位半加运算不考虑从低位来的进位A-加数；加数；B-被加数；被加数；S-本位和；本位和；C-进位。进位。ABCS0000010110011110真值表真值表116ABCS0000010110011110真值表真值表BABABAS ABC 117=1&ABSC逻辑图逻辑图半加器半加器ABCS逻辑符号逻辑符号118（2）全加器：）全加器： 多位数相加时，半加器可用于最低为多位数相加时，半加器可用于最低为求和，并给出进位数。第二位的相加还求和，并给出进位数。第二位的相加还要考虑前面低位的进位数要考虑前面低位的进位数。an-加数；加数；bn-

39、被加数；被加数；cn-1-低位的进低位的进位；位；sn-本位和；本位和；cn-进位。进位。逻辑状态表见下页逻辑状态表见下页119anbncn-1sncn00000001100101001101100101010111001111111nnnnnnc )baba(c )baba(snnN-1nn nn1nnnnnbac )baba(cn 1201nnnnnnc )baba(c )baba(snnN-1nn nn1nnnnnbac )baba(cn nnbabasnn nnba nnbabasnn 1nnc scss1n nn1nnbascc 半加和：半加和：所以：所以：121 全加器的和是半加器

40、全加器的和是半加器S与前级进位与前级进位Cn-1的异或逻辑，因此可用两个半加器组成的异或逻辑，因此可用两个半加器组成一个全加器。一个全加器。 用半加器用半加器1先得出半加和先得出半加和S，再将，再将S与低与低位进位位进位Cn-1输入半加器输入半加器2，半加器，半加器2的本的本位和输出即为全加和位和输出即为全加和Sn。 另外把两个半加器的进位输出用一个另外把两个半加器的进位输出用一个或门进行或运算，即得到全加进位信号或门进行或运算，即得到全加进位信号Cn。122半加器半加器半加器半加器 1anbncnsncnanbncn-1sncn全加器全加器逻辑图逻辑图逻辑符号逻辑符号123 全加器全加器SN

41、74LS183的管脚图的管脚图114SN74LS831an1bn1cn-11cn1sn2cn-12cn2sn2an2bnUccGND124应用举例：用一片应用举例：用一片SN74LS183构成两位串行构成两位串行进位全加器。进位全加器。bncn-1sncn全加器全加器anbncn-1sncn全加器全加器anA2A1B2B1D2D1C串行进位串行进位125其它组件：其它组件：SN74H83-四位串行进位全加器。四位串行进位全加器。SN74283-四位超前进位全加器。四位超前进位全加器。126二、二、 编码器编码器所谓所谓编码编码就是赋予选定的一系列二进制代就是赋予选定的一系列二进制代码以固定的含

42、义。码以固定的含义。n个二进制代码（个二进制代码（n位二进制数）有位二进制数）有2n种不种不同的组合，可以表示同的组合，可以表示2n个信号。个信号。（1）二进制编码器）二进制编码器将一系列信号状态编制成二进制代码。将一系列信号状态编制成二进制代码。127例：用与非门组成例：用与非门组成三位二进制编码器三位二进制编码器-八线八线-三线编码器三线编码器设八个输入端为设八个输入端为I1 I8，八种状态，与之对，八种状态，与之对应的输出设为应的输出设为F1、F2、F3，共三位二进制数。，共三位二进制数。设计编码器的过程与设计一般的组合逻辑设计编码器的过程与设计一般的组合逻辑电路相同，首先要列出状态表，

43、然后写出逻电路相同，首先要列出状态表，然后写出逻辑表达式并进行化简，最后画出逻辑图辑表达式并进行化简，最后画出逻辑图。128I1I2I3I4I5I6I7I8F3F2F10111111100010111111001110111110101110111101111110111100111110111011111110111011111110111真值表真值表 86421IIIIF 8642IIII 87432IIIIF 87653IIIIF 129I1I2I3I4I5I6I7I8&F3F2F18-3译码器逻辑图译码器逻辑图130（2）二）二-十进制编码器十进制编码器将十个状态（对应于十进制

44、的十个代码）将十个状态（对应于十进制的十个代码）编制成编制成BCD码（二码（二-十进制码）。输入是十进制码）。输入是09十个数字，输出的是对应的二进制代码。十个数字，输出的是对应的二进制代码。十个输入十个输入需要几位输出？需要几位输出？四位四位输入：输入：I0 I9输出：输出：F4 F1 这种编码器通常称为这种编码器通常称为10/4线编码器。线编码器。 列出状态表如下：列出状态表如下：131输入F3F2F1F0I00000I10001I20010I30011I40100I50101I60110I70111I81000I91001状态表状态表1320 输入F3F2F1F0I00000I10001

45、I20010I30011I40100I50101I60110I70111I81000I91001逻辑图略逻辑图略98983IIIIF765476542IIIIIIIIF763276321IIIIIIIIF97531975310IIIIIIIIIIF133（3 3）优先编码器）优先编码器 若多个输入端同时有信号的情况如何处若多个输入端同时有信号的情况如何处理呢？（比如：计算机系统的中断请求）理呢？（比如：计算机系统的中断请求） 要求主机能自动识别这些请求信号的优要求主机能自动识别这些请求信号的优先级别，按次序进行编码。即优先编码器。先级别，按次序进行编码。即优先编码器。 例如：例如：10/410

46、/4线优先编码器的编码过程线优先编码器的编码过程：输入信号（输入信号（I1-I9)I1-I9)的优先次序为：的优先次序为：I9-I1I9-I1。134三、译码器三、译码器译码是编码的逆过程，即将某二进制翻译码是编码的逆过程，即将某二进制翻译成电路的某种状态。译成电路的某种状态。（1）二进制译码器）二进制译码器将将n种输入的组合译成种输入的组合译成2n种电路状态。种电路状态。也叫也叫n-2n线译码器。线译码器。译码器的输入：译码器的输入：一组二进制代码一组二进制代码译码器的输出：译码器的输出：一组高低电平信号一组高低电平信号135例如：例如： 3/83/8译码器译码过程译码器译码过程 ：输入为一组三位：输入为一组三位二进制，译成对应的八个输出信号。二进制，译成对应的八个输出信号。a.a.列出译码器的状态表列出译码器的状态表 设设ABCABC每个输出代表一种组合。每个输出代表一种组合。b.b.由状态表