X微处理器及其体系结构实用教案

1、13.1 8086微处理器的内部结构 微型计算机是由具有不同功能的一些部件组成(z chn)的，包含运算器和控制器电路的大规模集成电路，称为“微处理器”，又称“中央处理器（CPU）”，其职能是执行算术/逻辑运算，并负责控制整个计算机系统，使之能自动协调地完成各种操作。3.1.1 基本性能指标16位微处理器；采用高速运算性能的HMOS工艺制造，芯片上集成了2.9万只晶体管；使用单一的+5V电源，40条引脚双列直插式封装；时钟频率为5MHz10MHz，基本指令执行时间为.3ms0.6ms16根数据线和20根地址线，可寻址的地址空间达1MB8086可以和浮点运算器、I/O处理器或其他处理器组成(z

2、chn)多处理器系统，从而极大地提高了系统的数据吞吐能力和数据处理能力。 第1页/共33页第一页，共34页。23.1.2 8086微处理器内部结构组成(z chn)总线控制逻辑8086总线执行部件 EU总线接口部件 BIU状态标志寄存器AHBLCLDLBHCHDHAXBXCXDXSPBPSIDIALU 数据总线（16 位）暂存器ALU控制电路1 2 3 4 5 6CSDSSSES内部通信寄存器IP地址加法器指令队列AL图3-1 8086CPU内部结构框图(kungt) 第2页/共33页第二页，共34页。31执行部件执行部件EU 执行部件中包含一个执行部件中包含一个16位的算术逻辑单元位的算术逻

3、辑单元（ALU），），8个个16位的通用寄存器，一个位的通用寄存器，一个16位的位的状态标志寄存器，一个数据暂存寄存器和执行部件状态标志寄存器，一个数据暂存寄存器和执行部件的控制电路。的控制电路。 功能功能(gngnng)：从：从BIU的指令队列中的指令队列中取出指令代码，经指令译码器译码后执行指令所规取出指令代码，经指令译码器译码后执行指令所规定的全部功能定的全部功能(gngnng)。执行指令所得结果。执行指令所得结果或执行指令所需的数据，都由或执行指令所需的数据，都由EU向向BIU发出命令，发出命令，对存储器或对存储器或I/O接口进行读接口进行读/写操作。写操作。2总线接口部件总线接口部件

4、BIU 总线接口部件总线接口部件BIU内部设有四个内部设有四个16位段地位段地址寄存器：代码段寄存器址寄存器：代码段寄存器CS、数据段寄存器、数据段寄存器DS、堆栈段寄存器堆栈段寄存器SS和附加段寄存器和附加段寄存器ES，一个，一个16位指位指令指针寄存器令指针寄存器IP，一个，一个6字节指令队列缓冲器，字节指令队列缓冲器，20位地址加法器和总线控制电路。位地址加法器和总线控制电路。 主要功能主要功能(gngnng)：根据执行部件：根据执行部件EU的请求，负责完成的请求，负责完成CPU与存储器或与存储器或I/O设备之间的设备之间的数据传送。数据传送。 第3页/共33页第三页，共34页。4等待取

5、指1 执行1等待取指2 执行2等待取指3 执行3MPU总线忙闲忙闲忙闲传统(chuntng)微处理器的指令执行过程 取指1取指2取指3取指4取指5取指6EU总线执行1执行2执行3执行4执行5执行6忙忙忙忙忙忙BIU8086CPU的指令(zhlng)执行过程 第4页/共33页第四页，共34页。53.1.3 8086CPU的寄存器结构(jigu) 8086CPU中可供编程使用的有14个16位寄存器，按其用途可分为3类：通用寄存器、段寄存器、指针(zhzhn)和标志寄存器，如所示。 累 加器AHALBHBLCLDHDLCHSPSIDIIPFLAGSCSDSSSESBP基址(j zh)寄存器计数寄存器

6、数据寄存器堆栈指针寄存器基址指针寄存器源变址寄存器目的变址寄存器指令指针寄存器标志寄存器代码段寄存器段寄存器附加段寄存器堆栈段寄存器数据寄存器地址指针和变址寄存器控制寄存器通用寄存器数据段寄存器8086CPU内部寄存器结构 第5页/共33页第五页，共34页。61通用寄存器 通用寄存器分为数据寄存器与指针和变址寄存器两组。 数据寄存器包括4个16位的寄存器AX、BX、CX和DX，一般用来存放16位数据，故称为数据寄存器。其中的每一个又可根据需要将高8位和低8位分成独立的两个8位寄存器来使用，即AH、BH、CH、DH和AL、BL、CL、DL两组，用于存放8位数据，它们均可独立寻址、独立使用。 指针

7、和变址寄存器包括指针寄存器SP、BP和变址寄存器SI、DI，都是16位寄存器, ，一般(ybn)用来存放地址的偏移量。 这8个16位通用寄存器都具有通用性，从而提高了指令系统的灵活性。但在有些指令中，这些通用寄存器还各自有特定的用法 ，见下表。 第6页/共33页第六页，共34页。7表3.1 通用寄存器的特定(tdng)用法寄存器操作寄存器操作AX字乘，字除，字I/OCL变量移位，循环移位AL字节乘，字节除，字节I/O，查表转换，十进制运算DX字乘，字除，间接I/OAH字节乘，字节除SP堆栈操作BX查表转换SI数据串操作指令CX数据串操作指令，循环指令DI数据串操作指令第7页/共33页第七页，共

8、34页。82 2控制寄存器 指令指针寄存器IP IP ：是一个1616位的寄存器，存放EUEU要执行的下一条指令的偏移(pin y)(pin y)地址，用以控制程序中指令的执行顺序，实现对代码段指令的跟踪 。 标志寄存器F F ：是一个1616位的寄存器，共9 9个标志，其中6 6个用作状态标志，3 3个用作控制标志。（1 1）状态标志：状态标志用来反映EUEU执行算术和逻辑运算 以后的结果特征。 CF CF：进位标志 ；PFPF：奇偶标志 ；AFAF：辅助进位标志 ZF ZF：零标志 ；SFSF：符号标志 ；OFOF：溢出标志 第8页/共33页第八页，共34页。9（2）控制标志 ：控制标志是

9、用来控制CPU的工作方式或工 作状态 。 TF：陷阱标志或单步操作标志 ：IF：中断允许标志 DF：方向(fngxing)标志 3段寄存器 8086CPU共有4个16位的段寄存器，用来存放每一个逻辑段的段起始地址。（1）代码段寄存器CS （2）数据段寄存器DS（3）堆栈段寄存器SS （4）附加段寄存器ES 第9页/共33页第九页，共34页。103.1.4 8086CPU的外部(wib)引脚特性 GNDINTRNMICLKGND19INTA( QS1)TESTREADYRESET2 391 403 384 375 366 357 348 339 3210 3111 3012 2913 2814

10、2715 2616 2517 2418 2319 2220 21AD14AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0RDMN/MXHOLD (RQ/GT0)BHE/S6AA17/ S4A18/S5/SA16/S3AD15）VCC（+5VM/IO(S2)WR(LOCK)HLDA(RQ/GT1)DT/R( S1)DEN( S0)ALE( QS0)AD1213AD8086CPU引脚图 第10页/共33页第十页，共34页。113.2 8086微处理器的存储器和I/O组织(zzh) 3.2.1 存储器的组织 1存储器空间与存储器结构 存储器是按字节进行组织的，两个相邻的字

11、节被称为一个“字” 。存放的信息若是以字节（8位）为单位的，将在存储器中按顺序排列存放；若存放的数据为一个字（16位）时，则将每一个字的低字节（低8位）存放在低地址(dzh)中，高字节（高8位）存放在高地址(dzh)中，并以低地址(dzh)作为该字的地址(dzh)。 在组成与8086CPU连接的存储器时，1M字节的存储空间实际上被分成两个512字节的存储体，分别叫高位库和低位库。低位库固定与8086CPU的低位字节数据线D7D0相连，因此又可称它为低字节存储体，该存储体中的每个地址(dzh)均为偶地址(dzh)。高位库与8086CPU的高位字节数据线D15D8相连，因此又称它为高字节存储体，该

12、存储体中的每个地址(dzh)均为奇地址(dzh)，如下图所示。 第11页/共33页第十一页，共34页。1200001H 00000H00003H 00002H00005H 00004H 512K8（位） 512K8（位） 奇地址存储体偶地址存储体 （A0=1）（A0=0） FFFFDH FFFFCHFFFFFH FFFFEH8086存储器的分体(fn t)结构 第12页/共33页第十二页，共34页。132存储器分段(fn dun) 00000H 图 3-10 存储器分段(fn dun)示意图 逻辑(lu j)段1起点 逻辑段2起点 逻辑段3 起点 逻辑段4起点 FFFFFH 逻辑段1 64KB

13、 逻辑段 2 64KB 逻辑段3 64KB 逻辑段4 64KB 第13页/共33页第十三页，共34页。143逻辑地址（LA）和物理地址（PA） 物理地址：就是(jish)存储器的实际地址，它是指CPU和存储器 进行数据交换时所使用的地址（20位）。逻辑地址：是在程序中使用的地址，它由段地址和偏移地 址两部分组成（16位）。 逻辑地址的表示形式为“段地址偏移地址”。 物理地址=段地址10H偏移地址 4专用和保留的存储器单元 第14页/共33页第十四页，共34页。153.2.2 I/O端口的组织(zzh) 1统一(tngy)编址 又称“存储器映射方式”。在这种编址方式下 ，I/O端口地址置于1MB

14、的存储器空间中，在整个存储空间中划出一部分空间给外设端口 ，端口和存储单元统一(tngy)编址。 优点：无需专门的I/O指令，对端口操作的指令类型多，从而简化了指令系统的设计。 缺点：端口占用存储器的地址空间，使存储器容量更加紧张，同时端口指令的长度增加，执行时间较长，端口地址译码器较复杂。 第15页/共33页第十五页，共34页。162独立编址独立编址 又称又称“I/O映射方式映射方式”。这种方式的端口单独编址构成一。这种方式的端口单独编址构成一个个I/O空间，不占用存储器地址空间。空间，不占用存储器地址空间。 优点：端口所需的地址线较少，地址译码器较简单，优点：端口所需的地址线较少，地址译码

15、器较简单，采用专用的采用专用的I/O指令，端口操作指令执行时间指令，端口操作指令执行时间(shjin)少，指令长度少，指令长度短短 。 缺点：输入输出指令类别少，一般只能进行传送操作。缺点：输入输出指令类别少，一般只能进行传送操作。 第16页/共33页第十六页，共34页。173.3 8086CPU的总线周期(zhuq)和操作时序 3.3.1 8284A时钟(shzhng)信号发生器 READY 1 18 2 17 3 16 4 15 5 14 6 13 7 12 8 11 9 10 8284A CSYNC PCLK AEN1 RDY1 RDY2 AEN2 CLK GND VCC X1 X2 A

16、SYNC EFI F/C OSC RES RESET 图3-12 8284A引脚特性(txng)第17页/共33页第十七页，共34页。18CLKT1总线周期总线周期地址缓冲数据地址缓冲数据地址/数据总线T2T3T4T1T2T3T4典型(dinxng)的8086总线周期波形图 第18页/共33页第十八页，共34页。193.3.3 8086CPU的最小/最大工作(gngzu)方式 1最小工作(gngzu)方式 所谓最小工作(gngzu)方式，就是系统中只有8086一个微处理器，是一个单微处理器系统。在这种系统中，所有的总线控制信号都直接由8086CPU产生，系统中的总线控制逻辑电路被减到最少。 当

17、把8086的33脚MN/接+5V时，8086 CPU就处于最小工作(gngzu)方式了 第19页/共33页第十九页，共34页。202最大工作方式 当把8086的33脚MN/接地时，这时的系统处于最大工作方式。最大工作方式是相对最小工作方式而言的，它主要用在中等或大规模的8086系统中。在最大方式系统中，总是包含有两个或多个微处理(chl)器，是多微处理(chl)器系统。其中必有一个主处理(chl)器8086，其他的处理(chl)器称为协处理(chl)器 第20页/共33页第二十页，共34页。213.3.4 8086CPU的操作(cozu)时序 8086的主要(zhyo)操作有：1、系统的复位和

18、启动操作。2、总线操作。3、暂停操作。4、中断响应操作。 5、总线保持或总线请求/允许操作 第21页/共33页第二十一页，共34页。223.4 80286/80386/80486微处理器简介(jin ji) 3.4.1 80286微处理器简介 180286的主要特性 （1）增加地址线，使内存容量提高。 （2）具有两种地址方式：实地址方式和保护虚地址方式。（3）使用虚拟内存。（4）寻址方式更加丰富 （24种）（5）可以同时运行多个任务 。（6）三种类型中断 ：硬件中断、软件中断的异常中断。（7）增加了高级类指令、执行环境操作类指令和保护类 指令 。（8）时钟(shzhng)频率提高 第22页/共

19、33页第二十二页，共34页。23280286内部结构 偏移量加法器段基址段大小段界限检查器物理地址加法器地址锁存和驱动器预取器处理器扩充接口总线控制数据收发器6字节预取队列ALU寄存器控制3译码指令队列指令译码器总线部件BU指令部件IU执行部件EU地址部件AUA23A0BHE，M/IOPEACKPEREQREADY，HOLDLOCK，HLDAD15D0RESETCLKVSSVCCCAPNMIINTRERRORBUSYS0S1，COD/INTA第23页/共33页第二十三页，共34页。24380286的地址方式 80286访问(fngwn)存储器时，有两种方式即实地址方式和虚地址保护方式。 （1）

20、实地址方式 ：80286加电后即进入实地址方式。在实地址方式下，80286与8086在目标码一级是向上兼容的，它兼容了8086的全部功能，8086的汇编语言源程序可以不做任何修改在80286上运行。（2）虚地址保护方式 ：此方式是集实地址方式、存储器管理、对于虚拟存储器的支持和对地址空间的保护为一体而建立起来的一种特殊工作方式，使80286能支持多用户、多任务系统。 第24页/共33页第二十四页，共34页。253.4.2 80386微处理器简介(jin ji) 180386的主要特性（1）灵活的32位微处理器，提供32位的指令。（2）提供32位外部总线接口，最大数据传输速率为32Mbps。（3

21、）具有片内集成的存储器管理部件MMU，可支持虚拟存 储和特权(tqun)保护 。（4）具有实地址方式、保护方式和虚拟8086方式。（5）具有极大的寻址空间。 （6）通过配用数值协处理器可支持高速数值处理。（7）在目标码一级与8086、80286芯片完全兼容。 第25页/共33页第二十五页，共34页。26280386内部结构 控 制部 件测 试 部 件分 段 描 述 符 超高 速缓 存 器分 段 部 件分 页 描 述 符超 高 速缓 存 器分 页 部 件总 线接 口部 件预 取队 列预 取单 元32位 寄 存 器 组桶 形 移 位 器ALU指 令 译 码指 令 队 列32位 地址 总 线32位

22、数据 总 线控 制 总 线NPX接 口中 断复 位第26页/共33页第二十六页，共34页。27380386的寄存器结构 80386中共有7类32个寄存器，它们是：通用寄存器、段寄存器、指令指针和标志寄存器、控制寄存器、系统地址寄存器、排错寄存器和测试寄存器。480386的工作方式 （1）实地址方式：系统启动后，80386自动进入实地址方式。此方式下，采用类似于8086的体系结构 （2）保护方式 ：是指在执行多任务操作时，对不同任务使用的虚拟存储器空间进行完全的隔离，保护每个任务顺利执行。（3）虚拟8086方式 ：是指一个(y )多任务的环境，即模拟多个8086的工作方式。 第27页/共33页第

23、二十七页，共34页。283.4.3 80486微处理器简介(jin ji) 180486的主要特性 （1）首次增加RISC技术。（2）芯片上集成( j chn)部件多。数据高速缓存、浮点运算部件、分页虚拟存储管理和80387数值协处理器等多个部件。（3）高性能的设计。 （4）完全的32位体系结构。 （5）支持多处理器。 （6）具有机内自测试功能，可以广泛地测试片上逻辑电路、超高速缓存和片上分页转换高速缓存。 第28页/共33页第二十八页，共34页。29280486的基本( jbn)结构 寄 存 器 组桶 形 移 位 器ALU整 数 部 件描 述 符 寄 存 器极 限 /属 性PLA分 段 部

24、件分 页 部 件转 移 用 旁视 缓 冲 区TLB高 速 缓 存部 件8KB高 速 缓存总 线 控 制 器数 据 总 线收 发 器地 址 总 线驱 动 器指 令 译 码 部 件已 译 码 队 列浮 点 运 算 部 件浮 点 寄 存 器 组指 令 预 取 部 件32字 节指 令 队 列控 制 ROMA31 A2BE0 BE1D31 D0各 种 控制 信 号控 制 /保 护 部 件第29页/共33页第二十九页，共34页。30380486的工作方式(fngsh) 80486有如图3-24所示的3种工作方式(fngsh)，即实地址方式(fngsh)、保护方式(fngsh)和虚拟方式(fngsh)。LMSW指令CR0修改指令实地址方式保护方式虚拟8086方式复位信号复位信号修改CR0指令中断IRTED指令任务转换复 位 信号第30页/共33页第三十页，共34页。31 本章小结本章小结(xioji)(xioji) 本章针对本章针对80868086微处理器及微处理器及其体系结构做了详细介绍。其体系结构做了详细介绍。80868086微处微处理器从功能结构上可以划分为执行部理器从功能结构上可以划分为执行部件和总线接口部件两