数字高频调谐器原理与结构分析

1、课程设计说明书第i页数字高频调谐器原理与结构分析摘要数字电视调谐器是电视接收机顶盒中的重要部件，是数字电视接收机的前端部件， 数字信号高频调谐器简称数字高频头，在数字电视芯片中占有十分重要的地位。它承担 了数字电视接收机的全部高频信号的处理工作。它主要是对模拟电视机的升级，使模拟电 视机能接收和收看数字电视节目，同时具有所有广播和交互式多媒体应用功能，现在就基于数字高频调谐器原理与结构进行分析，通过时钟输入采用从信号源上的bs信号输入，经过锁相环电路（cd4046）及分频器控制电路（cd4522）即分频比为n,则从vco 振荡输出口得到合成频率为 nf信号。把压控振荡器vco的输入端用导线直接

2、连接到相位比较器2的比较信号输入端第三引脚 pd12,这时，该电路就是一个基本锁相环电 路。本电路采用反馈封锁的办法，实现了使用极少的器件控制着众多批频率（即从100hz99.9khz）的灵活转换功能。分频比范围控制电路，主要通过改变电阻、电容 的值来改变频率合成器分频比的范围。关键词：数字高频头，锁相环，控制电路课程设计说明书第ii页1绪论12数字调谐器的分类、特点及组成 13.频率合成式数字调谐器工作原理 33.1 数字频率合成器的组成33.2 锁相环路的工作原理及组成 33.3 数字锁相式频率合成器系统设计总体框图 43.3.1 常用集成锁相环路cd4046简介53.3.2 cd4046

3、的内部功能框图及各引脚功能如下 63.3.3 可预置1/n计数器cd4522工作原理及引脚图 7总 结11致 谢12参考文献13课程设计说明书第15页1绪论1.1课题描述数字电视调谐器是数字电视接收机的前端部件， 在数字电视芯片中占有十分重要的 地位。它承担了数字电视接收机的全部高频信号的处理工作。传统的电视调谐器由分立元件构成，通过印刷电路板互连，外型是一个铁盒装置， 将各区域隔离，防止信号之间用扰，内部各个区域实现不同功能，通过金属将各区域隔 离，防止信号之间的用扰，此类调谐器存在几个难以解决的缺馅：性能不稳定，每个器 件都有独立的电气和温度特性，因此随着时间推移和外部环境的变化，调谐器的

4、总体性 能的变化范围较大，最终导致图像质量的变化；体积较大，因为内部空间需要容纳众多 器件，包括芯片，线圈，电容等，而且要考虑散热问题；成本较高，调谐器的成本包括 内部的多块芯片，线圈，电容，外层铁盒以及 pcb板的制作费用，价格不菲。随着微电子技术，超大规模集成电路设计技术，数字信号处理技术以及计算机技术 等方面的实用技术突破，国际市场竞争的加剧，电视调谐器的制作越来越优良，性能越 来越优异，并向集成化，小型化和高可靠性发展，从上世纪 70年代开始，分离器件构 成的电路模块逐渐被相应专用的集成电路所替代，并随着集成电路设计技术的发展，电 视视调谐器专用芯片的集成度越来越高。2数字调谐器的分类

5、、特点及组成高频调谐器分机械调谐和电调谐两类。机械调谐高频头是通过改变电感进行频道 选择的。该调谐方式的优点是：开关每转动一档，就可切换一个频道，不需另加选台装 置，电性能稳定，维修调整均方便1。主要缺点是体积大、机械结构复杂，并且机械触 点多，用久易发生接触不良。电调谐高频头是通过改变回路中的电容进行频道选择的。目前，都是采用变容二极管代替可变电容。 它的优点是无机械触点、寿命长。在波段范围内频率连续可调，但频率位置不能固定，在更换台时需临时调整。 为避免这一麻烦，就必须附设多路频道预 选器。另外，电子调谐器的本振频率易受温度变化的影响，故常设 afc电路。不论是机械调谐还是电调谐，都必须同

6、时改变输入回路、高放及本振回路的调谐参数（电感或电容）才可以切换频道。 近年来，电视接收机调谐器不仅出现了各种类型的模拟或数字式电子选台和自动预选装置，而且已广泛使用光控式近红外遥控器，以及与 微处理器结合的多功能遥控器，应用语言识别技术的语言遥控器也正在进行研究。 高频头的电路结构如下图所示。由于受压控变容二极管容量变化范围的限制，我国将 tv分为三个频段：高（uhf）、中（uhf-h）和低（vhf-l ）频段。电路包含：三套独 立的高放（包括输入调谐电路、高频放大器和输出调谐器），本机振荡器、混（变）频 器和前置中频bpf等电路。由频段开关选择切换；输入回路单调谐，q质低，带宽约12mhz

7、;输出回路双调谐，矩形系数好，带宽约 12mhz;双栅场效应低噪声放大管， g1为tvrf信号输入端，g2是放大器增益控制端，电压高时增益大，最大增益约20db。 增益大有利于在接收小信号的 tv时提高整机的信噪比，接收灵敏度好。由于我国 tv 中频规定38mhz,在输入/输出回路与本振统调情况下，本振频率始终比 rf信号频率 高38mhz。混频器如同模拟乘法器2,两个不同频率的信号相乘将产生 和频”和 差频” 信号，其中 差频”就是所指的中频tv信号。和频'将被中频带通滤波器滤除。由于本 振的频率稳定度较差，因此中频信号时常偏离 38mhz,形成 跑台”的故障现象。里调谐三更放 双调

8、谐 温频 _运.g2 _1.心herm蜀任卜v r 一bu eh bl ago vti图1基本原理框图数字调谐控制电路部分是数字调谐的核心部分，主要有锁相环（pll）,数字频率合成器和微处理器（cpu）调谐控制器和显示驱动器。频率合成是对高稳定度的频率进行 加减乘除基本运算，以产生一系列所需要的各种离散频率技术。数字调谐器分为卫星数字调谐器，有线数字调谐器，地面数字调谐器三种，由于信 号传输媒介的不同，采用的信号调制方式与信道编码方式也有所不同，不可混用，而相 同的传输媒介，国际上的传输标准也不相同，目前国际上数字电视传输标准主要分为：以美国为代表的atsc标准，欧洲dvb标准以及日本的isd

9、b标准，而我国除卫星信 号传输标准采用欧洲dvb-s标准外，其地面与有线标准尚在制定之中，因此，传输标 准是调谐器完成信道解码功能所必须遵循的，但无论采用何种标准，数字电视调谐器均 完成统一的mpeg-iits传输流输出，供解复用及信源解码之用。rf调谐器的概念，是将传输媒介送达的不同频率的载波信号转换成统一的中间频率或 基带信号的模组，主要用于音视频终端接收设备的高频前端。调谐是相对载波的谐振回 路，高频是相对载波的频率。基本原理框图如图 2所示。输 出 回 路本振回路图2高频头的电路结构图3频率合成式数字调谐器工作原理3.1 数字频率合成器的组成数字锁相式频率合成器根据信道间隔和工作频率可

10、分为直接式频率合成器和吞脉 冲式频率合成器。典型的直接式频率合成器组成框图如图4所示。它由参考振荡器、参考分频器、鉴相器（pd）、环路滤波器（lf）、压控振荡器（vco）和可编程分频器 等部分组成。3.2 锁相环路的工作原理及组成锁相环（pll）是一个相位误差控制系统，利用反馈控制原理实现频率及相位 的同步技术。锁相环通过比较输入信号和压控振荡器输出频率之间的相位差，产生 误差控制电压来调整压控振荡器的频率3,以达到与输入信号同频。图3系统原理框图锁相环路的基本组成框图如图 4所示。它由鉴相器（pd）、环路滤波器（lf） 和压控振荡器（vco）三部分组成。其中，pd和lf构成反馈控制器，系统是

11、由锁 相环路和n分频器以及信号输入电路构成的。在锁相环路模块中，鉴相器（pd）和压控振荡器（vco）可由集成芯片提供，以 降低系统的复杂度。鉴相器输出的相位误差电压是周期性脉冲波形，需要使用环路低通滤 波器将它平滑后输出一个直流控制电压，去控制vco的频率和相位,使之向减小误差方 向变化，从而消除频差与相差达到锁定状态，而高频噪声及其它交流谐波分量将受到滤波 器的抑制。n分频器是将vco输出信号经过n位可控计数器分频后输入鉴相器，使之与参考 信号进行比较。信号输入电路实质就是产生100hz基准信号源，系统将在此信号的基础上进行一系 列的频率合成。信号源的精度和稳定度将影响整个系统频率合成的精度

12、和稳定度。3.3 数字锁相式频率合成器系统设计总体框图分频比范围 控制电路时钟输入 锁相环电路 （cd4046）分频器个，十位控制电路 （cd4522）图4系统设计时钟输入可采用从信号源上的bs信号输入（频率为f）,经过锁相环电路（cd4046） 及分频器个、十、百位控制电路（cd4522）即分频比为n,则从vco振荡输出口得到 合成频率为n f信号。cd4522为可预置可编程的二-十进制记数器。n分频器是锁相 式数字频率合成器主要单元电路之一。 当程序分频器的分频比n置成1,也就是把sw1 断开，sw2置成“0001状态，或者不接入两级程序分频器，即把压控振荡器vco的输入端用导线直接连接到

13、相位比较器 2的比较信号输入端第三引脚 pd12,这时，该电路 就是一个基本锁相环电路。本电路采用反馈封锁的办法4,实现了使用极少的器件控制着众多批频率（即从100hz99.9khz）的灵活转换功能。分频比范围控制电路，主要 通过改变电阻、电容的值来改变频率合成器分频比的范围。3.3.1 常用集成锁相环路cd4046简介cd4046是通用的cmos锁相环集成电路，具特点是电源电压范围宽（为 3v 18v）,输入阻抗高（约100m）,动态功耗小，在中心频率f0为10khz下功耗仅 为600pw,属微功耗器件。cd4046是带有rc型vco的锁相环路，属于低频锁相环路。采用 16脚双列直插 式，图

14、6为cd4046的内部功能框图和构成锁相频率合成器时的外围元件连接图。从图 中可以看出，cd4046主要由相位比较i、h、压控振荡器（vco）、线性放大器、源 跟随器、整形电路等部分构成。芯片内含有一个低功耗、高线性 vco,两个工作方式 不同的鉴相器pdi和pdii , a1为pdi和pdii的公用输入基准信号放大器，源跟随器 a2与vco输入端相连是专门作fm解调输出之用的，此 外还有一个6v左右的齐纳稳压管。3.3.2 cd4046的内部功能框图及各引脚功能如下1脚相位输出端，环路入锁时为高电平，环路失锁时为低电平，2脚相位比较器i的输出端，3脚比较信号输入端，4脚压控振荡器输出端，5脚

15、禁止端，高电平时禁止， 低电平时允许压控振荡器工作，6、7脚外接振荡电容，8、16脚电源的负端和正端，9 脚压控振荡器的控制端，10脚解调输出端，用于fm解调,11、12脚外接振荡电阻，13 脚相位比较器r的输出端，14脚信号输入端，15脚内部独立的齐纳稳压管负极。图6 cd4046内部结构图3.3.3 可预置1/n计数器cd4522工作原理及引脚图 工作原理，不要外接门电路即可实现1/n计数/分频，可以完成可编程序的减计数(2)cd4522引脚图图7引脚图mc14522由两部分组成：一是可预置的二一十进制减计数器，二是“0”输出r-s 触发器。mc14522有四个输出端q0-q3；还有一个q

16、c输出端5,作为多级级联使用。 它的输入端较多，除了时钟端 cp,时钟禁止端en和清零端cr外，还有与qoq3相 对应的四个预置数输入端 p0-p3,以及预置控制端 pe。止匕外，为了完善电路的功能， 还有一个级联反馈输入端cf。（3） mc14522的工作过程mc14522是由4个触发器和几个进位及反馈门电路组成表1 mc14522功能表输入输出cpenpe crp0 p1p2 p3q0 q1q2q31000010d1 d2d3 d4d1 d2d3d4j000计数0000不计数100不计数器的各输出端均置为“ 0”电平。只要cr为“0”，pe为“1”，则加在p0r上的数 据送入对应的q0-q

17、3o按照表（a）所列状态，在时钟上升沿作用下，计数器将做减计 数。而表（b）表明了级联反馈端6、计数器内部数据与qc输出端之间的关系。当cf 输入端为“1”时，并且计数器内部数据 qoq3均为“0”电平时，则r-s触发器置数, qc输出端为“1”电平。这是r-s触发器置数的唯一条件70若cf为“0”电平，即使 qo q3全为“0”状态qc输出端仍为“ 0”状态。典型参数：工作电压：3v到18v单一直流电压，最大功耗；500mw,异步预置允许， 而vco就是它的控制对象图8 protues仿真实验电路图图9 protues仿真实验结果网，具备产品制作由仿真结果看，该电路设计具有可行性，能够输出所

18、需方波信号 基础。由于实验设备的限制，测得的实际数据如下:表3 vco实验数据:cd4046 9脚的电压（v）输出频率（hz）0.99001.0399001.14199001.25299001.34399001.42499001.5599001.57699001.63799001.69899001.7599900总 结为期三周的课程设计就要结束了，回首整个过程，仍会感到一些紧张，但更多的是 充实，在设计电路的过程中学到了很多以前没有注意的知识。刚拿到课程设计任务书的时候，感觉自己的题目很简单，应该一周之内就能完成的, 可当自己真正的设计时，好多需要考虑的问题一个一个的出现在我的眼前，要想完成电 路的设计，就需要仔细地把一个个问题解决好。为了解决设计中的问题，自己不厌其烦 的去图书馆查资料，和同学交流一起想解决问题的办法。以前在学习专业课时，感觉没有多少实际的用途，因而学习兴趣不高。通过这次的 课程设计，我认识到了学校开设的课程都是有一定作用的，只是在学习的时候没有体会 到罢了。以后要好好学习自己的专业课，勤于动手，把所学的用于实际的生活