优秀毕业设计毕业论文多路智力竞赛抢答器课程设计

1、信息工程学院课程设计报吿书题目：多路智力抢答器专 业：电子信息科学与技术班 级：学 号：学生姓名：指导教师：2012 年 12 月 25 0信息工程学院课程设计任务书学号学生姓名专业（班级）电甕息;科、学与技木（）设计题目多路智力抢答器设 计 技 术 参 数 置数倒计时电路的初值，本抢答器置数初值为30s 报警电路声响持续时间0. 5秒左右 供八路抢答的键盘实时控制，及数据锁存 七段数码管显示抢答者编号，及倒计时时钟显示设计要求 设计一个智力竞赛抢答器，可同时供8人或8队参加比赛 给节目主持人设置一个控制开关，用来控制系统的清零（编号显示数码管灭灯） 和抢答的开始。 抢答器具有数据锁存和显示的

2、功能 抢答器具有定时抢答的功能 参赛选手在设定的时间内抢答 如果定时抢答的时间已到，却没有选手抢答，则本次抢答无效，系统短暂报警， 并封锁输入电路，禁止选手超时后抢答，时间显示器上显示“00”。工 作 量页数：25字数：6263字符数（不计空格）：8000字符数（计空格）：9360工 作 计 划计划两个周完成本次设计：前一个礼拜完成准备工作，整体电路的设计，功能 电路模块化，各个击破，芯片资料的查找，自顶向下的设计方式；在花两天完成 仿真实现部分，小到细处，把各个模块的仿真结合起来，完成整体的运行；最后 花五天进行分析、整理、总结，写心得体会。参 考 资 料1康华光，陈大钦.电子技术基础一模拟

3、部分（第五版）'【北京：高等教育 出版社，20052谢自美.电子线路设计（第三版）.武汉：华屮科技大学出版社，2006. 83康华光.电子技术基础一模拟部分（笫五版）m.北京：高等教育出版社，2006指导教师签字教研室主任签字信息工程学院课程设计成绩评定表学生姓名： 学号： 专业（班级）：电子信息科学与技术课程设计题目：多路智力抢答器指导教师评语：成绩：指导教师：摘要：此多功能抢答器是基于 74ls148, 74ls48, 74ls192, 74ls279, 74ls122 , 7439, 74ls11, 555定时器设计的，由五个部分组成，即抢答电路，定时电路，报警电 路，时序控制电

4、路，包含置数、30s倒计时、开启、暂停、连续、清零以及点声 光报警等主要功能，也能完成一个八路完整的抢答系统，能用于各种竞赛，辩论 赛以及娱乐节口等场合，稍微改一下便可以拓展为16路抢答器，反应迅速，功 能灵敏。关键字：抢答电路定吋器报警电路吋序控制目录1抢答器的任务提出71.1基本功能71.2扩展功能72抢答器的框图框图构建83具体电路设计83.1抢答电路设计83.2定时电路设计103.3报警电路设计113.4时序控制电路设计113.5整体电路设计124芯片资料15474ls148芯片资料154.2 74ls48芯片资料164.3 74ls192 芯片资料174.4 74ls279 芯片资料

5、184.5 74ls122芯片资料204.6 7439芯片资料214.7 74ls11芯片资料214.8 555芯片资料225元件清单236总结247参考文献251抢答器的任务提出1.1基本功能 设计一个智力竞赛抢答器，可同时供8人或8队参加比赛，它们的编号分别是0, 1, 2,3, 4, 5, 6, 7,各用一个抢答按钮，按钮的编号与选手的编号相对应，分别是so, si, s2, s3, s4, s5, s6, s7. 给节目主持人设置一个控制开关，用来控制系统的清零（编号显示数码管灭灯）和抢答的 开始。 抢答器具有数据锁存和显示的功能，抢答开始后，若有选手按动抢答按钮，编号立即锁存, 并在

6、led数码管上显示出选手的编号，同时扬声器给出音响提示。此外要封锁输入电路，禁 止其他选手抢答。优先抢答选手的编号一直保持到主持人将系统清零为止。1.2扩展功能 抢答器具有定吋抢答的功能，且一次抢答的吋间可由主持人设定（如30s）。当节目主持 人按下“开始”按钮后，要求定时器立即开始倒计时，并在显示器上显示，同时扬声器发出 短暂的声响，声响持续时间0.5秒左右。 参赛选手在设定的时间内抢答，抢答有效，定时器停止工作，显示器显示选手的编号和抢 答时刻的时间，并保持到主持人将系统清零为止。 如果定时抢答的吋间已到，却没有选手抢答，则本次抢答无效，系统短暂报警，并封锁输 入电路，禁止选手超时后抢答，

7、时间显示器上显示“00”。2抢答器的框图框图构建定吋抢答器的总体框图如图所示，他有主体电路和拓展电路两部分组成，主体电路完 成基本的强答功能，即开始抢答后，当选手按动抢答按钮时，能显示选手的编号，能同时封 锁输入电路，禁止其他选手抢答。扩展电路完成定时抢答的功能。如图所示定时抢答电路的工作过程是：接通电源时，节目主持人将开关置于“清除”位 置，抢答器处于禁止功能工作状态，编号显示器灭灯，定时显示器上显示设定的时间，当节 目主持人宣布抢答题目后，说一声“抢答开始”，同时控制开关拨到“开始”的位置，扬声 器给出声响提示，抢答器处于工作状态，定时器倒计时。定时器时间到，却没有选手抢答时, 系统报警，

8、并封锁输入电路，禁止选手超时后抢答。当选手在定时时间内按动抢答按钮时, 抢答器要完成以下四项工作： 优先编码电路立即分辨出抢答者的编号，并由锁存器进行锁存，然后由译码显示电路 显示编号： 扬声器发出短暂声响，提醒提醒节目主持人注意； 控制电路要对输入编码电路进行封锁，避免其他选手再次进行抢答； 控制电路要使定时器停止工作，时间显示器上显示剩余的抢答时间，并保持到主持人 将系统清零为止。当选手回答问题完毕时，主持人操作控制开关，使系统回复到禁止工作状 态，以便进行下一轮抢答。图1：定时抢答器总体框图3具体电路设计31抢答电路设计抢答电路的功能有两个：一是能分辨选手按钮的先后，并锁存优先抢答者的编

9、号，供译码显示电路用；二是要使其他选手的按按钮操作无效。选用优先编码器74ls148和rs锁存器 74ls279可以完成上述功能，电路图如下图所示。er图2：抢答电路其工作原理是：当主持人控制开关处于清零位置时，rs触发器的r端为低电平，输 出端(1q4q)全部为低电平,于是74ls48的b1#为0,显示器灭灯；74ls148的选通输入 端st#二0, 74ls148处于工作状态，此时锁存电路不工作。当主持人开关拨到“开始”位置 吋优先编码电路和锁存电路同吋处于工作状态，即抢答器处于等待工作状态，等待输入端 10#订7#的输入信号，当有选手将按钮按下时(如按下s5), 74ls148的输出y2

10、#y1#yo#二010, yex=0,经 rs 锁存器后，ctr=1, bi#二 1, 74ls279 处于工作状态，4q3q2q二 101,经 74ls48 译码后，显示器上显示输出“5”。此外,ctr二1,使74ls148的st#端为高电平,74ls48译 码后，显示器上显示按钮的输入。当按下的按钮松开后，74ls148的ycx#为高电平，但由于 ctr维持高电平不变，所以74ls148仍处于禁止工作状态，其他按钮的输入信号不会被接收。 保证抢答者的优先性及抢答的准确性。当优先抢答者冋答完问题后，由主持人操作控制开关s,使抢答电路复位，以便进行下一轮抢答。o &0: o -w o

11、&oc«le o &ozd o &0z o-8 0=匕u6 74ls43一£0s.5scoo &弓 01&冒 o &弓 o -zoeq o§ 08588 犁u474ls192coy：s5s8台吞起套u7 74ls488cs8 翠u574ls1s2sass台灵長6cmcm別u12:a74ls11u8:a7439u9r cv§odctrc5thr1215kr1368k555匸p 10uf32定时电路设计图3：可预置吋间的定吋电路节目主持人根据抢答题的难易程度，设定一定的抢答时间，通过预置时间电路对计数 器进行预

12、置，选用十进制同步加/减计数器74ls192进行设计，计数器的时钟脉冲市秒脉冲 电路提供。具体电路如图定时电路图所示。33报警电路设计1+1555定时器和三极管构成的报警电路如图所示。其中555构成多谐振荡器，振荡频率f二 1/ (r1+2*r2) cln21.43/(r1+2*r2)c其输出信号经三极管推动扬声器。pr为控制信号，当pr为高电平时，多谐振荡器工作；反 之，电路停振。+5v图4：报警电路3.4时序控制电路设计时序控制电路是抢答器设计的关键，他要完成以下三项功能。 主持人将控制开关拨到“开始”位置吋，扬声器发声，抢答电路和定时器电路进入正 常抢答工作状态。 当参赛选手按动抢答键时

13、，扬声器发声，抢答电路和定时器电路停止工作。 当设计的抢答时间到，无人抢答时，扬声器发声，同时抢答电路和定时电路停止工作。 根据上面的功能要求以及图2及图3设计的时序逻辑控制电路如图5所示。图中，门ull： a的作用是控制时钟信号cp的放行和禁止,n u8： c控制74ls148的输入使能st#。 图5左所示电路的原理是：主持人控制开关从“清除”位置拨到“开始”位置吋，来自于图 2所示的74ls279的输出ctr=o,经反相器u12反向,a二1,则从555输出端来的时钟信号 cp能加到74ls192的cpd时钟输入端，定时电路进行递减计时。同时，在定时时间未到时, 来自图3所示的74ls192

14、的借位输出端b02#=l,门u8： c的st#二0,使74ls148处于正常工 作状态，从而实现功能的要求。当选手在定时时间内按动抢答器按钮时，ctr二1,经反相 器u12反向，a=0,cp信号，定吋器处于保持状态；同吋，门u8:c的输出st#=1, 74ls148处于禁止状态，从而实现功能的要求。当定时时间到，來自74ls192的b02#二0, st#二1,3.5整体电路设计图5：时序控制电路经过以上各个单元电路的设计，可以得到如下定吋抢答器的整机电路图6：定时抢答器的主题逻辑电路初始化运行时电路图如下图7：初始化运行吋电路有选手抢答时的电路（选手4抢答后，定时器停止计时并显示当前时间，此后

15、别的选手再抢 答时无效）4芯片资料4.174ls148芯片资料8线一3线优先编码器简要说明：148为8线一3线优先编码器，共有54/74148和54/74ls148两种线路结构型式，其主要电特性的典型值如下：型号tpdpdct54148/ct7414810ns200mwct54ls148/ct74ls14815ns60mw148将8条数据线（0-7）进行3线（4-2-1）-进制（八进制）优先编码，即对最高位数据线 进行译码。利用选通端（ei）和输出选通端（eo）可进行八进制扩展。管脚图：引出端符号：0-7编码输入端（低电平有效）ei选通输入端（低电平有效）ao、al、a2编码输出端（低电平有效

16、）gs宽展端（低电平有效）eo选通输出端功能表:inputsoutputsel01234567a2a1aogseohxxxxxxxxhhhhhlhhhhhhhhhhhhllxxxxxxxlllllhlxxxxxxlhllhlhlxxxxxlhhlhllhlxxxxlhhhlhhlhlxxxlhhhhhlllhlxxlhhhhhhlhlhlxlhhhhhhhhllh一lhhhhhhhhhhlh说明：h高电平l低电平x任意极限值：电源电压7v输入电压74ls148 7v发射极i'可电压54/74148的两编码输入5.5v工作环境温度54x x x 一55125°c74 x x x

17、070°c贮存温度 一65150°c逻辑图4.274ls48芯片资料7段显示译码器74ls48是输出高电平有效的译码器，其真值表如表1。1oi62153144135126111089dabc c匚 _ltc bl/rbo 匚 rblcdf:de74ls48/sn74ls48引脚功能图工作电压：5v74ls48除了有实现7段显示译码器基本功能的输入(dcba)和输出(yayg)端外，7448 还引入了灯测试输入端(lt)和动态灭零输入端(rbi),以及既有输入功能又有输出功能 的消隐输入/动态灭零输出(bi/rbo)端。rtl 7448真值表可获知7448所具有的逻辑功能:(

18、1) 7段译码功能(lt=1, rbi=1)在灯测试输入端(lt)和动态灭零输入端(rbi)都 接无效电平吋，输入dcba经7448译码，输出高电平有效的7段字符显示器的驱动信号， 显示相应字符。除dcba = 0000夕卜，rbi也可以接低电平，见表1中116行。(2)消 隐功能(bi=()此时bi/rbo端作为输入端，该端输入低电平信号时，表1倒数第3行， 无论lt和rbi输入什么电平信号，不管输入dcba为什么状态，输出全为“0”，7段显 示器熄灭。该功能主要用于多显示器的动态显示。(3)灯测试功能(lt = 0)此时bi/rbo 端作为输出端，端输入低电平信号吋，表1最后一行，与及dc

19、ba输入无关，输出全为“1”，显器7个字段都点亮。该功能用于7段显示器测试，判别是否有损坏的字段。(4) 动态灭零功能(lt=1, rbi=1)此时bi/rbo端也作为输出端，lt端输入高电平信号，rbi 端输入低电平信号，若此时dcba = 0000,表1倒数第2行，输出全为“0”，显示器熄灭, 不显示这个零。dcbah0,则对显示无影响。该功能主要用于多个7段显示器同时显示时 熄灭高位的零。4.3 74ls192芯片资料74ls192是同步十进制可逆计数器，它具有双时钟输入，并具有清除和置数等功能，其引脚 排列及逻辑符号如下所示vqc po ur iqn tcu pl 巴 p3| 4 |

20、9 | 61 7 i | 8|bd0203 臥d0 12 3> > >i 1 r 1i1cicpicppl0 12 3qqqqcu6(b)图5 4 74ls192的引脚排列及逻辑符号(b)逻辑符号(a)引脚排列图屮：为置数端，为加计数端，为减计数端，为非同步进位输出端，为非同步借位输出端，po、pl、p2、p3为计数器输入端，为清除端，qo、qi、q2、q3为数据输出端。其功能表如下:输入输出mrplcpd卩3卩2pl卩0q3q2qiqo1xxxxxxx000000xxdcbadcba0iixxxx加计数011xxxx减计数4.4 74ls279芯片资料74279四/r-/s

21、锁存器简要说明：279为四个/r-/s锁存器，共有54/74279和54/74ls279两种线路结构型式其 主要电辭特性的典型值如下（不同厂家具体值有差别）：型号tpd pd54279/74279 12ns 90mw54ls279/74ls279 12ns 19mw四个锁存器中有2个具有2个置位端（/sa/sb）。当/s为低电平，/r为高电平时，输出端q为高电平。当/s为高电平，/r 为低电平时，q为低电平。当/s和/r均为高电平时，q被锁存在已建立的电平。 当/s和/r均为低电平时，q为不稳定的高电平状态。对/sa和/sb, /s的低电平表示/sa和/sb只要有一个为低电平，/s的高电平表示

22、/sa和/sb均为咼电平。引出端符号：1q4q输出端/1s/4s置位端（低电平有效）/1r74r复位端（低电平有效）外部管腿图：逻辑图：极限值：电源电压7v输入电压54/74279 5.5v54/74ls279 7v截止态时流入输出端电流 1ma工作坏境温度54xxx 55125°c74xxx 070°c存储温度 -65150°c推荐工作条件：54279/74279 54ls279/74ls279最小额定最大最小额定最大单位54 4. 5 5 5. 5 4. 5 5 5. 5 电源电压 vcc 74 4. 75 5 5. 25 4. 75 5 5.25 v 输入高

23、电平电压vill 2 2 v54 0.8 0.7输入低电平电压vil 74 0.8 0.8 v输出高电平电流1oh -800 -400 ua54 16 4输出低电平电流iol 74 16 8 ma静态特性(ta为工作环境温度范围)279 ls279参数测试条件【1】最小最大最小最大单位v iik=-12ma -1.5 v ik输入嵌位电压vcc二最小iik=-18ma -1.554 2.4 2.5v0h输出高电平电压vcc =最小，vil =最大，vih二2v, ioh=最大74 2.4 2. 7v54 0.4 0.4vol输出低电平电压vcc二最小，vil=最大，vih=2vi0l=最大74

24、 0.4 0.5 vii最大输入电压时输入vi二5.5v 1电流vcc =最大 vi=7v 0. 1 mai vih=2. 4v 40 ih 输入高电平电流 vcc=最大 vih=2. 7v 20 uaiil输入低电平电流vcc =最大v 1l = o. 4v -1.6 -0.4 nia54 -18 -55 -20 -100ios输出短路电流vcc =最大74 -18 -57 -20 -100malee电源电流vcc =最大所有/r接地，所有/s接4.5v 30 7 ma1：测试条件中的“最小”和“最大”用推荐工作条件中的相应值。动态特性(ta=25°c)279 ls279参数【2】

25、测试条件最大最大单位tplh 22 22 nstphl/s 到 q 15 21 nstphl /r 到 qvcc =5vcl=15pfrl=400q (ls279 为2kq) 27 27 ns4.5 74ls122芯片资料4*4.电安用牛，电于丁岀触社，200474ls122可重触发单稳态触发器74ls122内置一个定时电阻器，只需外接-个定时电容器，即具仃定时器功能.工作电 压范围：4.5vw%cw5.5v1.引脚功能（见表7）表7 74ls122引脚功能膵号w名功廃靜号脚名功舵1a1ai8q2a2入291u内*电阻3b1a!10nc4b2入211外挟电容5clr12nc空腾6qq反向第13

26、r«i/ceu外接电电容7gnd堆14vcc电源、fccihiqa1ext/qxt nc qxt nc rint q 冋冋而而rn r12.内部框图（见图4）lzj l1j ld u ld lzja2 bl b2 clr q gnd图4 74ls122内部梅图3.真值表（见表8）衰8 74ls122m值舉入输出clearala2blb2qq0xxxx0ix11xx0ixxx0x0xxxx010xt1j le10x1fix0t11x01t1ii1lii111x11lt0x1ltx011低电宇i_a电千x_任拿4.67439芯片资料7439 ttl开路输岀2输入端四与非缓冲器dual-l

27、n-line package1056gno order number dm7439nsee ns package number n14aa1bla282c2y2gno4.774ls11芯片资料7411 ttl 3输入端3与门简要说明11为三组3输入端与门（正逻辑）,共有54/74h1k 54/74s1r 54/74ls11三种线路 结构.式，其主要电特性的典值如下：号(plhtphlpd54/74h117.6ns8.8ns120mw54/74s114.5ns5 ns94mw54/74ls118 ns10ns13mw引出端符号1a 3a输入端ib 3b输入端1c-3c输入端1y-4y输出端工作环境温度54xxx -55125°c74xxx 0、70°c存储温度 -65150°c功能表：y= abcinputsoutputabcyxxllxlx