STC89C52单片机存储器扩展

1、1会计学STC89C52单片机存储器扩展单片机存储器扩展 STC89C52单片机属于总线型结构，片内各功能部件都是按总线关系设计并集成为整体的。 为减少连接线，简化组成结构，可把具有共性的连线归并成一组公共连线，即总线传送信息的公共通道（BUS）。单片机系统扩展主要包括存储器扩展和I/O接口部件扩展。三总线：地址总线(AB) 、数据总线(DB)、控制总线(CB).STC89C52单片机与外部设备连接有两种方式：第8章 单片机接口技术 I/O口方式（非总线方式 ） 总线方式STC89C52单片机没有专用总线引脚，而是采用了I/O引脚兼作总线引脚的方案。I/O口方式采用片内RAM指令访问外设 例如

2、：MOV A,P0 总线方式采用片外RAM指令访问外设例如：MOVX A, DPTR （片外RAM 00FFFFH）STC89C52单片机的存储器扩展即包括程序存储程序存储器扩展器扩展又包括数据存储器扩展数据存储器扩展。AT89S51单片机采用程序存储器空间和数据存储器空间截然分开的哈佛结构。扩展后，系统形成了两个并两个并行的外部存储器空间行的外部存储器空间。数据总线P0口地址总线P0+P2控制总线P3口+控制引脚STC89C52为减少引脚数量，采用了复用P0口方案，即P0口兼作数据线和低8位地址线，为了将地址和数据信息区分开来，需要在P0口外部增加地址锁存器地址锁存器，即将地址信息的低8位锁

3、存后输出。使用的控制信号如下: 作为外扩程序存储器的读选通控制信号。 和 为外扩数据存储器和I/O的读、写选通控制信号。ALE作为P0口发出的低8位地址锁存控制信号。 为片内外程序存储器的选择控制信号。PSENWRRDEAEAEA发器结构：结构：内部由8路D触发器和8个三态缓冲器组成。原理原理：/OE端为低电平时，D端信号在 G端正脉冲作用下实现“接通-锁存锁存-隔离”功能。导通锁存隔离 74LS373的引脚373373功能表功能表引脚说明： D7D0：8位数据输入线， Q7Q0：8位数据输出线。 G：数据输入锁存选通信号。当加到该引脚的信号为高电平时，外部数据选通到内部锁存器，负跳变时，数据

4、锁存到锁存器中。 ：数据输出允许信号，低电平有效。当该信号为低电平时，三态门打开，锁存器中数据输出到数据输出线。当该信号为高电平时，输出线为高阻态。OE373的工作过程：1、P0口先将低8位地址信号锁存在373中；2、373的输出端与输入端（P0口）隔离；3、P0口输出8位数据信号+ P2口输出高8位地址信号+ 373输出低8位地址信号 同时产生16位地址信号+8位数据信号STC89C52单片机P0口与74LS373的连接方便。方便。 实际系统设计中，既需要扩展程序存储器，又需要扩展数据存储器，如何把片外的两个如何把片外的两个64KB64KB地址空间分配地址空间分配给各个程序存储器、数据存储器

5、芯片，给各个程序存储器、数据存储器芯片，使一个存储单元一个存储单元只对应一个地址只对应一个地址，避免单片机发出一个地址时，同时访问两个单元，发生数据冲突。这就是存储器地址空间分地址空间分配问题配问题。 STC89C52单片机发出的地址码用于选择某个存储器单元，在这个过程中单片机必须进行两种选择：一是一是选中该存储器芯片，称为选中该存储器芯片，称为“片选片选”，未被选中的芯片不能被访问。二是在二是在“片选片选”的基础上再根据单片机发出的基础上再根据单片机发出的地址码来对的地址码来对“选中选中” 芯片的某一单元进行访问，即芯片的某一单元进行访问，即“单元选择单元选择”。为实现片选，存储器芯片都有片

6、选引脚。同时也都有多条地址线引脚，以便进行单元选择。注意，“片选”和“单元选择”都是单片机通过地址线一次发出的地址信号来完成选择的。 1. 1.线选法线选法-一般只适用于外扩少量的片外存储器和I/O接口芯片。 线选法是指直接利用单片机系统的某一高位地址线作为存储器芯片（或I/O接口芯片）的“片选”控制信号。为此，只需要把用到的高位地址线与存储器芯片的“片选”端直接连接即可。 线选法的优点是线选法的优点是电路简单电路简单，不需要另外增加地址译码器硬件电路，体积小，成本低体积小，成本低。缺点是缺点是可寻址的芯可寻址的芯片数目受到限制片数目受到限制，芯片之间地址不连续芯片之间地址不连续，地址空间没地

7、址空间没有充分利用有充分利用。3线线-8线线译码器，有译码器，有3个数据输入端个数据输入端，经经译码产生译码产生8种状态种状态。138真值表真值表 当一个选通端为G1为高电平，且另外两个选通端 和 为低电平时，可将输入端C、B、A的二进制编码在一个对应的引脚输出端以低电平译出,其余引脚输出均为高电平。此时，可将输此时，可将输出为低电平的引脚作为某一存储器芯片出为低电平的引脚作为某一存储器芯片的片选信号。的片选信号。G2AG2B 双双2 2线线-4-4线译码器线译码器。这两个译码器完全独立这两个译码器完全独立，分别有各自的数据输入端、译码状态输出端以及数据输入允许。 P2.7、P2.6、P2.5

8、（高3位地址线）分别接74LS138的C、B、A端，由于对高3位地址译码，这样译码器有8个输出分别接到8片6264的各各 “片选片选”端端，实现8选1的片选。低低13位地址位地址（P2.4P2.0，P0.7P0.0）完成对选中的6264芯片中的各个存储单元的“单元选择”。全地址译码，全地址译码，地址有重叠吗？地址有重叠吗？Y7 采用译码器划分的地址空间块都是相等的，如果将地址空间块划分为不等的块，可采用可编程逻辑器件FPGA对其编程来代替译码器进行非线性译码。用户没有必要再扩展外部程序存储器。用户没有必要再扩展外部程序存储器。PSENEAEAEAPSENWRRD P0P0口口作为地址/数据复用

9、的双向总线，用于输入指令或输出程序存储器的低8位地址PCL。 P2P2口口专门用于输出程序存储器的高8位地址PCH。P0口分时复用，故首先要将P0口输出的低8位地址PCL锁存在锁存器中，然后P0口再作为数据口。在每个机器周期中，允许地址每个机器周期中，允许地址锁存两次有效锁存两次有效，ALE在下降沿时，将P0口的低8位地址PCL锁存在锁存器中。不执行不执行MOVXMOVX类指令时类指令时 地址地址E8HF9H1001H1002H代码代码程序存储器程序存储器PSENRD 地址锁存地址锁存 地址锁存地址锁存不执行不执行MOVXMOVX类指令时类指令时地址地址 代码代码程序存储器程序存储器PSENR

10、D 地址锁存地址锁存 地址锁存地址锁存行的是“MOVX A,Ri”或“MOVX Ri,A”指令，则Ri的内容为低8位地址，而P2口线上将是P2口锁存器的内容。ROM1003 E0地址地址代码代码片外片外RAM地址地址 数据数据6001 09 地址锁存地址锁存 地址锁存地址锁存有效有效无效无效M0VX A,DPTR信号，下一个机器周期中下一个机器周期中ALE的有效锁存信的有效锁存信号号也不再出现也不再出现；当/ 有效有效时，P0口将读/写数据存储器中的数据。36RDWR场某些小容量芯片价格反而比大容量芯片还贵。所以，应尽量采用大容量芯片应尽量采用大容量芯片。CE常用常用EPROM芯片引脚定义芯片

11、引脚定义芯片引脚功能：芯片引脚功能：A0A0A15A15：地址线引脚。地址线引脚。其数目由芯片的存储容量其数目由芯片的存储容量决定决定，用于进行单元选择。，用于进行单元选择。D7D7D0D0：数据线引脚。数据线引脚。 ：片选控制端。片选控制端。 ：输出允许控制端。输出允许控制端。 ：编程时，编程脉编程时，编程脉冲的输入端。冲的输入端。V VPPPP：编程时，编程电压编程时，编程电压（+12V+12V或或+25V+25V）输入端。）输入端。V VCCCC：+5V+5V，芯片的工作电，芯片的工作电压。压。GND GND ：数字地。：数字地。NCNC：无用端。无用端。CEOEPCM、的差别仅在26引

12、脚。2764的26脚是空脚，27128的26脚是地址线A13，在设计外扩存储器电路时，应选用应选用2712827128芯片设计电路芯片设计电路。在实际应用时，可将可将2712827128换成换成27642764，系统仍能正常运行。C EO EEPROM芯片一般有读出、未选中、编程、程序校验、编程禁止等5种工作方式。这5种工作方式，由 、 、 信号的组合确定。PCM低功耗的维持状态。（3 3）编程方式。）编程方式。在VPP端加上规定好的高压高压，和端加上合适的电平（不同芯片要求不同），能将数据写入到指定地址单元。编程地址编程地址和编程数据编程数据分别由系统的A15A0和D7D0提供。OECEOE

13、CE由于外扩的EPROM在正常使用中只读不写，故EPROM芯片只有读出控制引脚 ，该引脚与STC89C52单片机的 相连。单片EPROM扩展，可不需要考虑片选问题，27128的片选端直接接地。当然也可接到某一高位地址线上（A15或A14）进行线选或接某一地址译码器的输出端。PSEN（2）将高位剩余的剩余的2 2条地址线条地址线P2.7P2.7，P2.6P2.6接到74LS139译码器的输入端A、B，译码器使能端 直接接地，输出端 分别接到4片27128的片选端。片选信号由译译码器码器产生产生。Y3G若此时P2.7=0、P2.6=0，选中IC1。地址线A15A0与P2、P0对应关系如下：P2.7

14、P2.6P2.5P2.4P2.3P2.2P2.1P2.0P0.7P0.6P0.5P0.4P0.3P0.2P0.1P0.000STC89C52STC89C52单片机与单片机与4 4片片27128EPROM27128EPROM的接口电路的接口电路P2.7P2.6译码器译码器输出输出选中选中芯片芯片地址范围地址范围存储存储容量容量00Y0IC10000H3FFFH16KB01Y1IC24000H7FFFH16KB10Y2IC38000HBFFFH16KB11Y3IC4C000HFFFFH16KB二个字节，依次类推。当PC=3FFFH时，从IC1最后一个单元取指令，然后PC=4000H，CPU向P2口

15、、P0口送出4000H地址时，则选中第二个程序存储器IC2，IC2的地址范围为4000H7FFFH，读指令过程同IC1。PSEN8EH8EH）的EXTRAMEXTRAM位为0 0时，在00H00H到到FFHFFH单元（256B）,使用MOVX DPTR指令访问的是内部扩展的RAM,超过0FFH的地址空间将访问外部扩展的RAM；而采用MOVX Ri只能访问片内扩展的00H到FFH单元。端允许由单片机的读选通信号控制），而不会发生总线冲突不会发生总线冲突。STC89C52单片机对片外RAM的读和写两种操作时序的基本过程是相同的。WRRDOEPSENA,DPTR”后使 信号变有效（见处），信号使被寻

16、址的片外RAM把数据送上P0口总线（见处），当回到高电平后（处），P0总线变为悬浮状态。RDRD30 0307(1)读周期开始读周期开始(2)(4)(5)读有效读有效(7) (8)地址地址数据数据ACC 片外片外RAM在S4状态，写信号有效（处），选通片外RAM，之后，P0口上的数据就写到RAM内了，然后写信号变为无效（处）。WRWEWRWRMOV DPTR,#3004HMOV A,#45HMOVX DPTR,AROM 片外RAM指令地址 代码 地址 数据 1004H E0H 3004H 00H片外片外RAM地址地址数据数据30 04H(1)(2)(3)A45(4)(5)00DPHDPL300

17、4(6)各引脚功能：各引脚功能：A0A14：地址输入线。D0D7：双向三态数据线。 ：片选信号输入线。对6264芯片，当24脚（CS）为高电平且片选信号为低电平时才选中该片。 ：读选通信号输入线，低电平有效。 ：写允许信号输入线，低电平有效。VCC 工作电源+5V。GND 地。CEOEWECERDWRP2.7P2.6译码器译码器输出输出选中芯选中芯片片地址范围地址范围存储容存储容量量00Y0IC10000H3FFFH16KB01Y1IC24000H7FFFH16KB10Y2IC38000HBFFFH16KB11Y3IC4C000HFFFFH16KB4片片62128芯片的地址空间分配表芯片的地址

18、空间分配表 先把寻址地址4000H送到DPTR中，当执行“MOVX A，DPTR”时，DPTR的低8位（00H）经P0口输出并锁存，高8位（40H）经P2口直接输出，根据P0口、P2口状态选中IC2的4000H单元。当单片机读选通信号 为低电平时，片外4000H单元的数据经P0口送往累加器A。当执行指令“MOV 50H，A”写入片内RAM50H单元。RD 先把片内RAM 60H单元的数据送到A中，第2条指令把寻址地址8000H送到数据指针寄存器DPTR中，当执行“MOVX DPTR，A”时，DPTR的低8位（00H）由P0口输出并锁存，高8位（80H）由P2口直接输出，根据P0口、P2口状态选

19、中IC3（6264）的8000H单元。当写选通信号 有效时，A中的内容送往片外RAM 8000H单元。WR，片选端后。当片选端后。当P2.6=1P2.6=1，P2.5=0P2.5=0时，选中第一时，选中第一组组IC1IC1和和IC3IC3；当；当P2.6=0P2.6=0，P2.5=1P2.5=1时，选中第时，选中第二组二组IC2IC2和和IC4IC4。线选法扩展电路图线选法扩展电路图高位剩余了一条地址线P2.7未接未接。设无用位P2.7=1，若此时P2.6=1、P2.5=0，选中IC1、IC3。地址线A15A0与P2、P0对应关系如下：P2.7P2.6P2.5P2.4P2.3P2.2P2.1P

20、2.0P0.7P0.6P0.5P0.4P0.3P0.2P0.1P0.0110设无用位P2.7=1，若此时P2.6=0、P2.5=1，选中IC2、IC4。地址线A15A0与P2、P0对应关系如下：P2.7P2.6P2.5P2.4P2.3P2.2P2.1P2.0P0.7P0.6P0.5P0.4P0.3P0.2P0.1P0.0101因此，IC1、IC3的地址空间为的地址空间为C000HDFFFH。因此，因此，IC2、IC4的地址空间为的地址空间为A000HBFFFH。芯芯 片片地地 址址 范范 围围2764（1）IC1C000HDFFFH2764（2）IC2A000HBFFFH6264（1）IC3C

21、000HDFFFH6264（2）IC4A000HBFFFH从表中可以看出，第一组两片芯片地址空间完全重叠，第二组两片芯片地址空间也完全重叠。 、 、 三个信号只能一个有效，所以即使地址空间重叠，也不会发生数据即使地址空间重叠，也不会发生数据冲突冲突。PSENWRRD方法1：C51#include#include#include #define uint unsigned int#define uchar unsigned char uchar xdata xADDR256 _at_ 0 xc000void delay(uint z) uint i; for(i=0;iz;i+);编写程序将片外

22、数据存储器中C000HC0FFH单元设置为01H-FFH.并读取这些数据送P1口显示。void movcd(uchar lenth)uint i; for(i=0;ilenth+1;i+)xADDRi=i;void Display(uchar lenth)uint i; for(i=0;ilenth;i+) P1=xADDRi; delay(20000); void main() movcd(0 xff); while(1) Display(0 xff); KeilC51 方法2：用DPTR作为数据区地址指针，通过字节计数器控制循环。参考程序如下： MOV DPTR,#0C000H ;设置数据

23、块指针的初值 MOV R2,#00H;设置块长度计数器初值为256次） MOV A,#00HLOOP：MOVX DPTR,A; 写数到片外存储单元 INC DPTR;地址指针加1INCA DJNZ R2,LOOP;数据块长度减1， 若不为0则跳 LOOP继续置数HERE：SJMP HERE;执行完毕，原地踏步方法3：用DPTR作为数据区地址指针，通过比较特征地址控制循环。参考程序如下： MOV DPTR,#0C000H ;设置数据块指针的初值 MOV A,#00H LOOP：MOVX DPTR,A;给片外单元送数 INC DPTR;数据块地址指针加1 INC A MOV R7,DPL;数据块末

24、地址加1送R7 CJNE R7,#0,LOOP;与末地址+1比较HERE：SJMP HERE、IC3、IC4的片选端。GY0Y3 译码法扩展电路图译码法扩展电路图 （1）扩展接口电路如图所示：GP2.7P2.6P2.5P2.4P2.3P2.2P2.1P2.0P0.7P0.6P0.5P0.4P0.3P0.2P0.1P0.0000当P2.7、P2.6、P2.5全为0，P2.4P2.0与P0.7P0.0这13条地址线的任意状态都能选中IC1的某一单元。当“”全为“0”时，则为最小地址0000H；当“”全为“1”时，则为最大地址1FFFH。因此，IC1的地址空间为0000H1FFFH。同理，可得其他芯片的地址范围。P2.5（B）P2.6（A）芯片芯片地址范围地址范围00IC10000H1FFFH01IC24000H5FFFH10IC32000H3FFFH11IC46000H7FFFHHERE：SJMPHERE ;原地跳转，模拟一段实际要TAB：DB , ;外部程序存储器中要传送的64个单元的内容KeilC51 数据是否已经传送完毕，未完则继续HERE：SJMPHERE ;原地跳转，模拟一段实际要TAB：DB , ;外部程序存储器中要传送的64个单元的内容KeilC51 STC89C52单片机属于总线