传输与处理综合设计报告

1、电子科技大学通信与信息工程学院传输与处理综合设计报告用可编程器件GAL16V8设计可变长度的序列信号发生器班 级 通信十二班 学 生 涂玉良 学 号 2012019120006 教 师 饶力 第1章 基于伪随机序列的传输处理综合设计1.1 伪随机序列伪随机序列包括m序列、Gold序列、M序列和组合序列等，其中最常用到的是m序列5,6。本文根据m序列完成了传输处理系统的综合设计。1.1.1 m序列的生成m序列是线性反馈移位寄存器的最大长度序列。它的生成可用移位寄存器序列发生器的特征多项式来确定，其特征多项式可以定义为： （21）其中x的幂次表示元素相应的位置。根据代数理论的严格证明，当特征多项式

2、满足以下3个条件时就一定能够产生m序列：（1）是不可约的，即不能再分解因式；（2）可整除，这里；（3）不能整除，这里；目前广泛应用的m序列都是由移位寄存器构成的。如图21所示，m序列发生器由n个二元存储器和模2开关网络组成。二元存储器通常是一种双稳态触发器，它的两种状态记为0和l，其状态取决于时钟控制下输入的信息(0或1)，例如第i级移位寄存器的状态取决于时钟脉冲后的第i一1级移位寄存器的状态。图中Ci表示为反馈线的两种可能连接状态：Ci1表示连接线连通，即第ni级输出加入到反馈中；Ci0表示连接线断开，即第ni级输出未参加到反馈中。图21由于移位寄存器的初始状态是随机的，它可能是1，也可能是

3、0。如果各级移位寄存器的初始状态都为0时，则模2加法器的输出将始终为0，这样就不能产生任何序列。为了防止这种情况发生，在图21中往往还需要增加必要的检测电路。1.1.2 m序列的特性分析m序列由n级移位寄存器产生的m序列，其周期为。m序列具有如下的一些特性：1) 随机性：在m序列的一个周期中，0和1出现概率大致相同，0码只比1码多一个，且1的个数为，0的个数为。2) 移位可加性：某个周期为p的m序列与其经任意延迟移位后的序列模2相加后，其结果仍是周期为p的m序列，只是原序列某次延迟移位后的序列。3) 预先可确定性：m序列是由移位寄存器的初始状态和反馈网络唯一确定的。4) 游程特性：序列中取值相

4、同的相继元素称为一个游程。游程长度指的是游程中元素的个数。在m序列中，一共有个游程。其中长度为1的游程占总游程数的一半；长度为2的游程占总游程的1/4；长度为k的游程占总游程数的，且在长度为k的游程中，连0与连1的游程数各占一半。另外，还有一个长度为n的1游程和一个长度为(n一1)的0游程。由以上特性可知，m序列是一个周期性确定序列，又具有类似于随机二元序列的特性，因此得到了广泛的应用。1.1.3 m序列的自相关函数周期为p的m序列的自相关函数定义为： （22）其中，A是码字中对应码元相同的数目(同为1或同为0的数目)，D是码字中对应码元不同的数目。由于一个周期中0比1的个数少1，因此j为非零

5、整数时AD1，j为零时ADp，这样m序列的自相关函数可以化简为： （23）图22如图22所示，m序列的相关函数只在两序列相位差在正、负一个码元范围内时出现峰值，表现出尖锐的自相关特性。因此，在工程上很容易通过检测本地的m序列与接收的m序列的相关输出是否出现峰值来判别做相关的两序列的相对位置是否在正、负一个码元内。当周期p很大时，m序列的自相关函数与白噪声类似。相关检测就是利用这一特性，在信号相关函数值的基础上来识别信号，检测或同步自相关函数值为1的码序列。1.2 m序列发生器的软件设计本文设计的m序列码长为33。根据，可以推得n6。假设初始状态为111111，查表可得为（6，1），即本原多项式

6、为。1.2.1 起跳状态设计由于本原多项式为，可以推得反馈系数、。 （24）图23如图23所示为m序列为63时发生器逻辑图。在时钟的驱动下，m序列的真值表如下所示：表2-1CPQ6Q5Q4Q3Q2Q101111111111110211110131110104110101510101060101017101011801011091011001001100111110011121001101300110114011011151101111610111017011101181110111911011020110100210110102210110123101001240100102510010026

7、001001270100112810011129001110300111003111100032110001331000103400010135001011360101113710111138011110391111004011100141101000421001014300101044010100451100104601000147100011480001104900110050011000511100005210000153000010540001005500100056010000571000005800000159000011600001116100111162011111631111

8、11由于本文设计的m序列码长为33，不满足的条件，需要将码长截短。因此要在个有效状态中跳过个状态，而且又要符合移存规律。本文设计方法如下：首先求出的序列作为序列，再将序列向左移位，得到序列，将两序列各位对应进行模2加，得序列。在序列中寻找1000（n1个连0）的地方，其对应位置序列的n位码就是起跳状态。Q6的输出的序列：111111010101100110111011010010011100010111100101000110000100000左移30位的序列：011100010111100101000110000100000111111010101100110111011010010两序列的

9、模2加序列：100011000010000011001101010110011011101101001001110001011110010其中，001100为起跳态。1.2.2 m序列逻辑表达式设计可以在63长度的序列中，从起跳状态开始，消去30位码元，剩下的码元即组成33长度的序列信号：110001011110010100011000010000011。因此，M=33的序列信号发生器的反馈函数为： （25）但是在最长线性序列信号发生器中，全0状态是最长线性序列状态转移中的偏离状态。当各级触发器均处于0状态时，由于反馈网络是异或网络，导致最后的输出为0，即最长线性序列信号发生器在全0状态不具有

10、自启动特性。为了使其具有自启动特性，必须修改激励函数。修改的激励方程为： （26）化简可得： （27）1.2.3 C程序结果验证#include<stdio.h>#include<stdlib.h>#include <string.h>int n (int t)int out;if (t=1)z=0;else out =1;return out;void main() int i ,x ,Q6 ,Q5, Q4 ,Q3 ,Q2 ,Q1 ,Q;x=110111;printf("%dn",x);for (i=1;i+)if(i!=1&&

11、amp;x=110111)break;elseQ6=x/100000;Q5=x%100000/10000;Q4=x%10000/1000;Q3=x%1000/100;Q2=x%100/10;Q1=x%10;Q=(n(Q1)*Q6+Q1*n(Q6)+n(Q6)*n(Q5)*Q4*Q3*n(Q2)*n(Q1)+ n(Q6)*n(Q5)*n(Q4)*n(Q3)*n(Q2)*n(Q1)%2;x=Q5*100000+Q4*10000+Q3*1000+Q2*100+Q1*10+Q;char str7;itoa(x,str,10);for(int j=strlen(str);j<6;j+)char t

12、mp=strj-1;for(int p=0;p<j;p+)strj-p=tmp;tmp=strj-p-2;str0='0'printf("%sn",str);图24如图24所示，本文正确地实现了序列码长为33的m序列设计。1.3 m序列发生器的硬件设计本文采用可编程逻辑器件GAL16V8完成了m序列发生器硬件部分的设计。1.3.1 GAL器件简介可编程逻辑器件PLD（Programmable Logic Device）是一种专用集成电路，具有结构灵活，集成度高、处理速度快、可靠性好的特点。PLD的器件类型很多，通用阵列逻辑GAL（Generic Arr

13、ay Logic）器件是其中的一种高性能的PLD产品。GAL器件采用灵活的可编程I/O结构，在几十纳秒内可完成芯片的编程或擦除，可反复改写数据100次，数据可保持20年3,4。GAL美国Lattice半导体公司生产的E2CMOS可编程器件的专用商标。1.3.2 GAL产品分类GAL产品分为普通型、通用型、异步型、FPLA型和在线可编程型5个系列：(1)普通型GAL器件：包括输入缓冲器，输出三态缓冲器，输出反馈/输入缓冲器，输出逻辑宏单元和时钟及输出使能信号缓冲器。(2)通用型GAL器件：通用型GAL器件采用的工艺和基本结构与普通型GAL器件相同，通用型器件在普通型器件基础上，简化了输出逻辑宏单

14、元的结构，增加了阵列的规模，还向用户提供了两个专用乘积项（异步复位AR乘积项和同步置位SP乘积项），因此在设计组合逻辑和时序逻辑时，使用通用型GAL器件带来了更强的灵活性。(3)异步型GAL器件：不论是普通型还是通用型GAL器件，都只有一个时钟输入脚，所有输出寄存器都在同一时钟下工作。这类器件难以实现在不同时钟下工作的异步时序逻辑，异步型GAL器件就是针对这一问题特别研制出来的。(4)FPLA型器件：这类器件在芯片内部集成了两个可编程的门阵列与门阵列和或门阵列。由于有两个可编程的门阵列，在设计状态机时就非常灵活了。(5)在线可编程GAL器件：这类器件具有在线可编程和诊断能力，其内部集成了一个功

15、能模块，这一模块只需要应用系统中5V电源电压，就能够提供编程，诊断所必须的电压和控制信号，因此，它可以不用专门的编程器即可完成在线编程，使用更加灵活方便。1.3.3 硬件设计工作本文使用的设计硬件为普通型GAL器件GAL16V8。如图25所示，它包括输入缓冲器、输出三态缓冲器、与门阵列、输出反馈/输入缓冲器、输出逻辑宏单元OLMC等。与门阵列由8×8个与门构成，共形成64个乘积项。每个与门有32个输入端。GAL16V8用双列直插封装，共20个引脚，其中引脚29固定作输入引脚，引脚1在时序逻辑时作时钟输入，引脚11作使能控制，引脚1219作输出引脚，其中15和16脚为专用输出引脚，而引

16、脚1，11，12，13，14，17，18，19也可以配置为输入引脚。因此输入最多可达16个，输出最多可达8个，这就是命名中的16和8的含意。引脚10接地，引脚20接电源VCC3。图25 GAL16V8的逻辑电路图在图2-5中，输入缓冲器和输出缓冲器都采用互补输出结构，其中其表示方法和真值表如图2-6所示。图2-6在图25中，可编程的部分是与门阵列，共有8组与门，每组中含8个与门，每个与门有16个输入线，如果全部画出，显得很繁琐，因此与门采用简化表示法，如图2-6所示，为了与传统的表示法对比，图中以3个输入（A，B，C）的“与”门为例，分别画出两种图形。PLD简化画法似乎有三个相同的输入，但这种

17、画法实际上代表了传统画法的三个不同输入。多输入与门的输出D，称为“乘积项”。在图2-7中的与门阵列中三种连接法：固定连接、编程连接和被擦除（断开），也在图2-7中表示。图27作为一种通用结构的PLD器件，GAL的设计依然仍遵循典型的PLD程序设计流程，如图28所示。从编写设计说明书开始到反复设计、调整逻辑关系直到达到设计要求，最后形成标准JEDEC文件装入编程器，完成对器件的编程工作。另外，如果采用手工方法对GAL进行编程，不仅需要对器件的可编程单元非常清楚，而且必须保证据文件绝对正确，会使得设计过程非常繁琐且极易出错。因此，在设计过程中通常会借助软件工具帮助设计，而软件工具又有汇编型和高级语

18、言型两种。本文采用的是汇编型软件工具，如图29所示的FM软件（FastMap）。图28图291.3.4 实验结果1. 本文采用可编程逻辑器件GAL16V8在FM环境下对m序列发生器进行设计，编写设计说明书如下：GAL16V8 ;DEVICE NAMEF(x)=1+x+x6_33 ;33 LENGTH M SEQUENCEtuyuliang.11 2014 ;DESIGNERM_33 ;SIGNATURECLK NC NC NC NC NC NC NC NC GND ;PIN NAMEOE S Q6 Q5 Q4 Q3 Q2 Q1 NC VCCQ6:=Q5 ;LOGIC EQUATIONSQ5:=

19、Q4Q4:=Q3Q3:=Q2Q2:=Q1Q1:=/Q1*Q6+Q1*/Q6+/Q6*/Q5*Q4*Q3*/Q2*/Q1+/Q6*/Q5*/Q4*/Q3*/Q2*/Q1S.OE=VCCS=Q6DESCRIPTIONThis program is m_sequences which is 33_length.2. 文档文件M_33.LST：GAL16V8F(x)=1+x+x6_33tuyuliang.11 2014M_33CLK NC NC NC NC NC NC NC NC GNDOE S Q6 Q5 Q4 Q3 Q2 Q1 NC VCCQ6:=Q5Q5:=Q4Q4:=Q3Q3:=Q2Q2:=Q

20、1Q1:=/Q1*Q6+Q1*/Q6+/Q6*/Q5*Q4*Q3*/Q2*/Q1+/Q6*/Q5*/Q4*/Q3*/Q2*/Q1S.OE=VCCS=Q6DESCRIPTIONThis program is m_sequences which is 33_length.GAL16V8F(x)=1+x+x6_33tuyuliang.11 2014M_33 _ _ | _/ | | | CLK | 01 20 | VCC | | NC | 02 19 | NC | | NC | 03 18 | Q1 | | NC | 04 17 | Q2 | | NC | 05 16 | Q3 | | NC | 0

21、6 15 | Q4 | | NC | 07 14 | Q5 | | NC | 08 13 | Q6 | | NC | 09 12 | S | | GND | 10 11 | OE | | |_| 3. 熔丝图文件M_33.PLT：GAL16V8F(x)=1+x+x6_33tuyuliang.11 2014M_33Array Input pin 1 1 1 1 1 1 1 1 2 9 3 8 4 7 5 6 6 5 7 4 8 3 9 2 Polarity Fuse XAC1 Fuse - Output Pin 19 Row 0 XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX

22、Output Pin 19 Row 1 XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX Output Pin 19 Row 2 XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX Output Pin 19 Row 3 XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX Output Pin 19 Row 4 XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX Output Pin 19 Row 5 XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX Output Pin 19 Row 6 XXXXXXXXXXXXXXX

23、XXXXXXXXXXXXXXXXX Output Pin 19 Row 7 XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXPolarity Fuse -AC1 Fuse X Output Pin 18 Row 0 -X-X- Output Pin 18 Row 1 -X-X- Output Pin 18 Row 2 -X-X-X-X-X-X- Output Pin 18 Row 3 -X-X-X-X-X-X- Output Pin 18 Row 4 XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX Output Pin 18 Row 5 XXXXXXXXXXX

24、XXXXXXXXXXXXXXXXXXXXX Output Pin 18 Row 6 XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX Output Pin 18 Row 7 XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXPolarity Fuse -AC1 Fuse X Output Pin 17 Row 0 -X- Output Pin 17 Row 1 XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX Output Pin 17 Row 2 XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX Output Pin 17 Row

25、 3 XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX Output Pin 17 Row 4 XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX Output Pin 17 Row 5 XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX Output Pin 17 Row 6 XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX Output Pin 17 Row 7 XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXPolarity Fuse -AC1 Fuse X Output Pin 16 Row 0 -X- Out

26、put Pin 16 Row 1 XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX Output Pin 16 Row 2 XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX Output Pin 16 Row 3 XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX Output Pin 16 Row 4 XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX Output Pin 16 Row 5 XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX Output Pin 16 Row 6 XXXXXXXXXXXXXXXXXX

27、XXXXXXXXXXXXXX Output Pin 16 Row 7 XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXGAL16V8F(x)=1+x+x6_33tuyuliang.11 2014M_33 Array Input pin 1 1 1 1 1 1 1 1 2 9 3 8 4 7 5 6 6 5 7 4 8 3 9 2 Polarity Fuse -AC1 Fuse X Output Pin 15 Row 0 -X- Output Pin 15 Row 1 XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX Output Pin 15 Row 2 XXX

28、XXXXXXXXXXXXXXXXXXXXXXXXXXXXX Output Pin 15 Row 3 XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX Output Pin 15 Row 4 XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX Output Pin 15 Row 5 XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX Output Pin 15 Row 6 XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX Output Pin 15 Row 7 XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXPolari

29、ty Fuse -AC1 Fuse X Output Pin 14 Row 0 -X- Output Pin 14 Row 1 XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX Output Pin 14 Row 2 XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX Output Pin 14 Row 3 XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX Output Pin 14 Row 4 XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX Output Pin 14 Row 5 XXXXXXXXXXXXXXXXXXXXXXXX

30、XXXXXXXX Output Pin 14 Row 6 XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX Output Pin 14 Row 7 XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXPolarity Fuse -AC1 Fuse X Output Pin 13 Row 0 -X- Output Pin 13 Row 1 XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX Output Pin 13 Row 2 XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX Output Pin 13 Row 3 XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX Output Pin 13 Row 4 XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX Output Pin 13 Row 5 XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX Output Pin 13 Row 6 XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX Output Pin 13 Row 7 XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXPolarity Fuse -AC1 Fuse - Output Pin 12 Row