《进制加减法器》

1、.南大科技学院南大科技学院主讲主讲 罗少彬罗少彬Email Email ：PhonePhone：830#830#，1507091260115070912601.定点加法、减法运算定点加法、减法运算基本的二进制加法基本的二进制加法/减法器减法器 .加法规则：加法规则： 先判符号位，若相同，绝对值相加，结果符号不变先判符号位，若相同，绝对值相加，结果符号不变; ; 若不同，若不同，则作减法，则作减法， | |大大| - | - |小小| |，结果符号与，结果符号与| |大大| |相同。相同。减法规则：减法规则： 两个原码表示的数相减，首先将减数符号取反，然后将被减两个原码表示的数相减，首先将减数符

2、号取反，然后将被减数与符号取反后的减数按原码加法进行运算。数与符号取反后的减数按原码加法进行运算。1. .原码加原码加/ /减法运算减法运算.补码加法的公式补码加法的公式: : x 补补 y 补补 xy 补补 (mod 2) 在模在模2 2意义下意义下, ,任意两数的补码之和等于该两数之和的补码任意两数的补码之和等于该两数之和的补码。这是补码加法的理论基础。这是补码加法的理论基础。2. .补码加法运算补码加法运算特点：特点：不需要事先判断符号，符号位与码值位一起参加运算。不需要事先判断符号，符号位与码值位一起参加运算。 符号位相加后若有进位，则舍去该进位数字。符号位相加后若有进位，则舍去该进位

3、数字。. 假设采用定点小数表示假设采用定点小数表示,因此证明的先决条件是因此证明的先决条件是: x1, y1, xy1。(1) x0, y0, 则则 xy0。 相加两数都是正数相加两数都是正数, ,故其和也一定是正数。正数的补码和原故其和也一定是正数。正数的补码和原码是一样的码是一样的, ,可得：可得： x 补补 y 补补xy xy 补补(mod 2)公式证明公式证明: :.(2) x0, y0, 则则 xy0 或或 xy0 时时, 2+ (x+y) 2, 进位进位2必丢失必丢失, 又因又因 (x+y)0， 故故 x补补 y补补xy xy补补 (mod 2) 当当xy0时时, 2 (xy) 2

4、, 又因又因 (x+y)0， 故故x补补y补补2(xy)xy补补(mod 2).(3) x0, 则则 xy0 或或 xy0。 同同(2),把把 x 和和 y 的位置对调即可。的位置对调即可。 (4) x0, y0, 则则 xy0。 相加两数都是负数相加两数都是负数,则其和也一定是负数。则其和也一定是负数。x补补2x, y补补2yx补补 y补补2x2y2(2xy) 因为因为|xy|1, 1(2xy)2, 2(2xy) 进位进位2 必丢失，又因必丢失，又因x+y0 故故 x补补 y补补2(xy) xy补补(mod 2). 至此证明了在模至此证明了在模2 2意义下，任意两数的补码之和等于该两数意义下

5、，任意两数的补码之和等于该两数之和的补码。之和的补码。 其结论也适用于定点整数。其结论也适用于定点整数。补码加法的特点：补码加法的特点： （1 1）符号位要作为数的一部分一起参加运算；）符号位要作为数的一部分一起参加运算； （2 2）在模）在模2 2的意义下相加，即大于的意义下相加，即大于2 2的进位要丢掉。的进位要丢掉。结论：结论：.例例: x0.1001, y0.0101, 求求 xy。解解: : x补补0.1001, y补补0.0101 x补补0.1001 y补补 0.0101 xy 补补 0.1110所以所以 xy0.1110 例例: x0.1011, y0.0101, 求求 xy。所

6、以所以 xy0.0110解解: : x补补0.1011,y补补1.1011 x补补 0.1011y补补1.1011 xy补补 10.0110 .减法运算要设法化为加法完成减法运算要设法化为加法完成补码减法运算的公式：补码减法运算的公式： xy 补补 x 补补 y 补补 x 补补y 补补公式证明：公式证明： 只要证明只要证明y补补 y补补, 上式即得证。上式即得证。xy补补x补补 y补补(mod 2) 令令 y= x0补补x补补 + x补补故故 x补补 x补补 (mod 2)证明：证明：.例例: x0.1101, y0.0110, 求求 xy。解解: :x补补0.1101 y补补0.0110,y

7、补补1.1010 x补补 0.1101 y补补 1.1010 xy补补 10.0111 xy=+0.0111解：解： x补补=1.0011 y补补=1.1010 -y补补=0.0110 x补补 1.0 0 1 1 -y补补 0.0 1 1 0 x-y补补 1.1 0 0 1 例：例： x= -0.1101，y= -0.0110，求求x-y=?xy=-0.0111. 在定点小数机器中在定点小数机器中,数的表示范围为数的表示范围为|1。在运算过程中如。在运算过程中如出现大于出现大于1的现象的现象,称为称为 “溢出溢出”。机器定点小数表示机器定点小数表示上溢上溢下溢下溢1. .概念概念. 解解： x

8、补补=0.1011 y补补=0.1001 x补补 0. 1 0 1 1 + y补补 0. 1 0 0 1 x+y补补 1. 0 1 0 0 两个正数相加的结果成为负数，这显然是错误的。两个正数相加的结果成为负数，这显然是错误的。例例: x=+0.1011, y=+0.1001, 求求x+y。 例例: x= -0.1101, y= -0.1011, 求求x+y。解解： x补补=1.0011 y补补=1.0101 x补补 1. 0 0 1 1 + y补补 1. 0 1 0 1 x+y补补 1 0. 1 0 0 0 两个负数相加的结果成为正数，这同样是错误的。两个负数相加的结果成为正数，这同样是错误

9、的。. 发生错误的原因，是因为运算结果产生了溢出。发生错误的原因，是因为运算结果产生了溢出。两个正数相加两个正数相加: : 结果大于机器所能表示的最大正数，称为上溢；结果大于机器所能表示的最大正数，称为上溢；两个负数相加：结果小于机器所能表示的最小负数，称为下溢。两个负数相加：结果小于机器所能表示的最小负数，称为下溢。机器定点小数表示机器定点小数表示上溢上溢下溢下溢 分析分析 ：.2. .溢出的检测方法溢出的检测方法 x补补 0. 1 0 1 1 + y补补 0. 1 0 0 1 x+y补补 1. 0 1 0 0 x补补 1. 0 0 1 1 + y补补 1. 0 1 0 1 x+y补补 0.

10、 1 0 0 0溢出逻辑表达式为：溢出逻辑表达式为： VS1 S2 Sc + + S1 S2 Sc (1) (1) 单符号位法单符号位法F AVz0y0 x0判 断电 路判断电路判断电路. 一个符号位只能表示正、负两种情况，当产生溢出时，符号一个符号位只能表示正、负两种情况，当产生溢出时，符号位的含义就会发生混乱。如果将符号位扩充为两位位的含义就会发生混乱。如果将符号位扩充为两位(Sf1、Sf2)，其所能表示的信息量将随之扩大，既能判别是否溢出，又能指其所能表示的信息量将随之扩大，既能判别是否溢出，又能指出结果的符号。出结果的符号。 (2) (2) 双符号位法双符号位法双符号位法双符号位法也称

11、为也称为“变形补码变形补码”或或“模模4 4补码补码” 。变形补码定义：变形补码定义：x补补=x 0 x24+x -2 x0 （mod 4). 任何小于任何小于1的正数：的正数： 两个符号位都是两个符号位都是“0”，即，即 00.x1x2.xn; 任何大于任何大于-1的负数：两个符号位都是的负数：两个符号位都是“1”，即，即 11.x1x2xn 两数变形补码之和等于两数和的变形补码两数变形补码之和等于两数和的变形补码，要求：，要求： 两个符号位都看做数码一样参加运算；两个符号位都看做数码一样参加运算； 两数进行以两数进行以4为模的加法，即最高符号位上产生的进位要丢掉为模的加法，即最高符号位上产

12、生的进位要丢掉模模4补码加法公式：补码加法公式： x补补+ y补补=x+y补补 （mod 4)采用变形补码后数的表示：采用变形补码后数的表示：. Sf1Sf2 00 结果为正数，无溢出结果为正数，无溢出 01 结果正溢结果正溢 10 结果负溢结果负溢 11 结果为负数，无溢出结果为负数，无溢出即：即：结果的两个符号位的代码不一致时，表示溢出结果的两个符号位的代码不一致时，表示溢出; ; 两个符号位的代码一致时，表示没有溢出。两个符号位的代码一致时，表示没有溢出。 不管溢出与否，最高符号位永远表示结果的正确符号。不管溢出与否，最高符号位永远表示结果的正确符号。溢出逻辑表达式为：溢出逻辑表达式为：

13、 VSf1 Sf2 其中其中Sf1和和Sf2分别为最高符号位和第二符号位，此逻辑表达式分别为最高符号位和第二符号位，此逻辑表达式可用可用异或门异或门实现。实现。双符号位的含义如下：双符号位的含义如下：. 解解： x补补=00.1100 y补补=00.1000 x补补 0 0. 1 1 0 0 + y补补 0 0. 1 0 0 0 0 1. 0 1 0 0 符号位出现符号位出现“01”，表示已溢出，正溢。即结果大于，表示已溢出，正溢。即结果大于+1例例 x= +0.1100, y= +0.1000, 求求x+y。 解解： x补补=11.0100 y补补=11.1000 x补补 1 1.0 1 0

14、 0 + y补补 1 1.1 0 0 0 1 0. 1 1 0 0符号位出现符号位出现“10”，表示已溢出，负溢出。即结果小于，表示已溢出，负溢出。即结果小于-1例例 x= -0.1100, y= -0.1000, 求求x+y。 .从上面例中看到：从上面例中看到： 当最高有效位有进位而符号位无进位时当最高有效位有进位而符号位无进位时,产生上溢；产生上溢； 当最高有效位无进位而符号位有进位时当最高有效位无进位而符号位有进位时,产生下溢。产生下溢。 （简单地说是正数相加为负数或负数相加为正数则产生溢出）（简单地说是正数相加为负数或负数相加为正数则产生溢出） 故溢出逻辑表达式为：故溢出逻辑表达式为：

15、 VCf Co 其中其中Cf为符号位产生的进位为符号位产生的进位,Co为最高有效位产生的进位。此为最高有效位产生的进位。此逻辑表达式也可用逻辑表达式也可用异或门异或门实现。实现。(3) (3) 利用进位值的判别法利用进位值的判别法 x补补 0 0. 1 1 0 0+y补补 0 0. 1 0 0 0 0 1. 1 0 0 0 x补补 1 1.0 1 0 0+y补补 1 1.1 0 0 0 1 0.1 1 0 0.FAFAz1z0Vc1c0y1x1y0 x0FAFAVz1c0c1z0 x1y1y0 x0VC1Co VSf1Sf2判断电路判断电路.定点加法、减法运算定点加法、减法运算基本的二进制加法

16、基本的二进制加法/减法器减法器 .基本的二进制加法基本的二进制加法/减法器减法器加法运算：加法运算：Ai + Bi + Ci = Si (Ci+1)加数加数进位输入进位输入和和进位输出进位输出一位全加器真值表一位全加器真值表输入输入输出输出AiBiCiSiCi10000000110010100110110010101011100111111逻辑方程逻辑方程SiAi Bi CiCi1AiBiBiCiCiAi1. .一位全加器一位全加器.逻辑方程逻辑方程SiAi Bi CiCi1= = AiBiBiCiCiAi = = AiBi （Ai Bi）Ci逻辑电路（一位全加器）逻辑电路（一位全加器）常用的

17、全加器逻辑电路常用的全加器逻辑电路F AC i+1C iS iA iB i逻辑符号逻辑符号减法运算怎么进行减法运算怎么进行? ?该图与教材上的有什么不同？该图与教材上的有什么不同？.2. .n n位的行波进位加减器位的行波进位加减器 n个个1位的全加器位的全加器(FA)可级联可级联成一个成一个n位的行波进位加减器。位的行波进位加减器。. T被定被定义为相应义为相应于单级逻于单级逻辑电路的辑电路的单位门延单位门延迟。迟。 T通常通常采用一个采用一个“与非与非”门或一个门或一个“或非或非”门的时间门的时间延迟来作延迟来作为度量单为度量单位。位。3TXNOR异或非异或非3TXOT异或异或2TOR或或

18、2TAND与与TNOT非非TNOR或非或非TNAND与非与非时间延迟时间延迟逻辑符号（正逻辑）逻辑符号（正逻辑）门的功能门的功能门的名称门的名称典型门电路的逻辑符号和延迟时间典型门电路的逻辑符号和延迟时间接线逻辑接线逻辑(与或非与或非)AOIT+TRC3. .n n位的行波进位加法器的问题位的行波进位加法器的问题时间延迟时间延迟.(1)对对一位全加器一位全加器(FA)来说，来说，Si的时间延迟为的时间延迟为6T(每级每级 异或门延迟异或门延迟3T)；Ci1的时间延迟为的时间延迟为5T。3T3TTT.(2) n位行波进位加法器位行波进位加法器的延迟时间的延迟时间ta为为: 9T为最低位上的两极为最低位上的两极“异或异或”门再加上溢出门再加上溢出“异或异或”门的总时门的总时间；间； 2T为每级进位链的延迟时间。为每级进位链的延迟时间。tan2T9T(2n9)T考虑溢出检测时，有：考虑溢出检测时，有：当不考虑溢出检测时，有：当不考虑溢出检测时，有：ta(n-1)2T9T ta为在加法器的输入端输入加数和被加数后为在加法器的输入端输入加数和被加数后,在最坏的情况下在最坏的情况下