触发器和时序逻辑电路设计_第1页
触发器和时序逻辑电路设计_第2页
触发器和时序逻辑电路设计_第3页
触发器和时序逻辑电路设计_第4页
触发器和时序逻辑电路设计_第5页
已阅读5页,还剩145页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1、000000郭世香课件可登录密sdlyjllpx主讲陆以下邮箱下载000000培训内容重点掌握各种典型电子电路的功能、 工作原理、性能指标和分析方法。1掌握典型组合逻辑电路的分析和 设计方法2、掌握典型时序逻辑电路的分析与 设计方法3、集成555定时器应用与电路设计第3章时序逻辑电路的分析与设计第一节触发器第二节时序逻辑电路的分析与设计方法第三节计数器 第四节寄存器退出第一节触发器基本RS触发器、同步触发器二、主从触发器 三、边沿触发器四、不同类型触发器间的转换退出触发器是构成时序逻辑电路的基本逻辑部件。*它有两个稳定的状态:0状态和1状态; 崇在不同的输入情况下,它可以被置成0状 态或1状态

2、;*当输入信号消失后,所置成的状态能够保 持不变。所以,触发器可以记忆1位二值信号。根据逻 辑功能的不同,触发器可以分为RS触发器、D触发器、JK触发器、T和T'触发器;按照结 构形式的不同,又可分为基本RS触发器、同 步触发器、主从触发器和边沿触发器。_、基本RS触发器电 路 组 成 和 逻 辑 符信号输出端,Q=0. 0=1的状态称0 状态,Q=l> Q=0的状态称1状态,工作原理RSQ0 10®R=0> "S=l时:由于豆二0,不论原来Q为0还是1,都有Q=l; 再由丞:1、Q二1可得Q=0o即不论触发器原来处壬什么状态都 将变成0状态,这种情况称

3、将触发器置0或复位。录端称为触发 器的置0端或复位端。RSQ0 101 0®R=1. g=0 时:由 S=0, 冉由R=1、Q二1可得Q Oo不论原来Q为0还是1,都有Q=l; 即不论触发器原来处壬什么状态都将变成1状态,这种情况称将触发器置1或置位。S端称为触发器的置1端或置位端。RSQ0 101 011 1不变录二l、g二1时:根据与非门的逻辑功能不难推知,触发器保 持原有状态不变,即原来的状态被触发器存储起来,这体现了 触发器具有记忆能力。RSQ1 000 111 1不变0 0不定R=0、S二0时:Q=Q=L不符合触发器的逻辑关系。并且由 于与非门延迟时间不可能完全相等,在两输

4、入端的0同时撤除 后,将不能确定触发器是处于1状态还是0状态。所以触发器不 允许出现这种情况,这就是基本RS触发器的约束条件。2 S(Q")功能0 0 00 0 1不用不用不允许0 1 00 1 100Qn+l =0-置01 0 01 0 111Qn+l =1置11 1 01 1 1010 = 0保持%态:触发器接收输入信号之后所处 谕新的稳定状态。现态:触发器接收输入信号之前的状 态,也就是触发器原来的稳定状态。次态Qn+l的卡诺图00 01 11 10001011特性方程CQn+i = (S) + RQn=S + RQn<臣+ 1 = 1 约束条件触发器的特性方程就是触发器

5、次态Qn+1与输入及现态Q"之间的逻辑关系式状态图01/当触发器处在0状态,即QJ0时,若输入信#RS=01或11,触发器仍为0状态;RS=10,触发器就会翻转成为1状态。当触发器处在1状态,即QJ1时,若输入信#RS=10或11,触发器仍为1状态;若RS=01,触发器就会翻转成为0状态。波形图虫映谜器输入信号取值和状态之间对应关系的图形称为基本RS触发器的特点(1) 触发器的次态不仅与输入信号状态有关,而且与触 发器的现态有关。(2) 电路具有两个稳定状态,在无外来触发信号作用时, 电路将保持原状态不变。(3) 在外加触发信号有效时,电路可以触发翻转,实现 置0或置1 o(4) 在

6、稳定状态下两个输出端的状态和必须是互补关系, 即有约束条件。在数字电路中,凡根据输入信号E S情况的 不同乙具有聖、置1和保持功能的电路,都 称卩二、同步触发器K同步RS触发器S CP R(b)曾用符号S CP R(c)国标符号S CP R(a)逻辑电路CP=O时,R=S=1,触发器保持原来状态不变。CP=1时,工作情况与基本RS触发器相同。特性方程Qw = S + RQRS =0CP=1期间有效CPRSQnQn+l功能0XXXQ"Qn+i=Qn保持10000Qn+l=Qn保持特10011性10101en+1=i 置表1011111000严=0置。110101110不用不允许1111

7、不用主要特点(1) 时钟电平控制。在CP=1期间接收输入信号, CP=O时状态保持不变,与基本RS触发器相比,对触 发器状态的转变增加了时间控制。(2) R、S之间有约束。不能允许岀现7?和S同时为1 的情况,否则会使触发器处于不确定的状态。11 11 11 11 1 1CP |rr1_.1111111111厂11111111111111111111S_| 11111111111111111111Q1111111 >111 1111111111Q111-1111 -1-11 :1111不I置I不I置I不I置I不I置I不I不I不变;I;变;0;变;1;变;0 ;变;变;变2、同步JK触发器

8、QQG3J CP K(b)曾用符号J CP K(c)国标符号CP K(a)逻辑电路将S二jQn、R二KQn代入同步RS触发器的特性方程,得 同步JK触发器的特性方程:CP=1期间有效Qn+ = S + RQn = JQ“ + KQnQn= JQn + KQn特性表CP JK0"Qn+i功能0XXXQnQn+1 = Qn 保持10000Qn+l = Qn 保持1001110100en+I=o 置。1011011001Q7置i1101111101Q40翻转11110JK=OO时不变JK=01时置0JK=10时置1JK=11时翻转0X/X0/cp _rn_rn_n_n_ j 1 II IK

9、QQ在数字电路中,凡在CP时钟脉冲控制下,根据输 入信号人K情况的不同,具有置0、置1、保持和 翻转功能的电路,都称为JK触发器。3、同步D触发器(D锁存器)ccCID ClccD CP(c)逻辑符号Q Q将s二D、R至代入同步RS触发器的特性方程,得同步 D触发器的特性方程:Qn+l = 5 + RQn = D + DQn = D CP=1 期间有效1/CP _D JQ _Q 在数字电路中,凡在CP时钟脉冲控制下,根据输 入信号D情况的不同,具有置0、置1功能的电路, 都称为D触发器。工作原理三、主从触发器K主从RS触发器(1)接收输入信号过程CP二1期间:主触发器控制门G?、 Gg打开,接

10、收输入信号乩S,有:+1 = S + RQn 二 m匚 mRS =0从触发器控制门G3、G4封锁,其 状态保持不变。QQg7 &丄触发器& g8(2)输出信号过程CP下降沿到来时,主触发器控 制门G7、G*封锁,在CP=1期间 接收的内容被存储起来。同时, 从触发器控制门G3、G4被打开, 主触发器将其接收的内容送入 从触发器,输岀端随Z改变状 态。在CP=O期间,由于主触发 器保持状态不变,因此受其拦 制的从触发器的状态也即Q、Q 的值当然不可能改变。QQQQ特性方程Qg = S + RQRS =0cp下降沿到来时有效逻辑符号000SCP R(b)曾用符号Qf I-1-1IS

11、 欣 1R20cS CP R(c)国标符号电路待点主从RS触发器采用主从控制 结构,从根本上解决了输入 信号直接控制的问题,具有 CP=1期间接收输入信号, CP下降沿到来时触发翻转 的特点。但其仍然存在着约 束问题,即在CP=1期间, 输入信号7?和S不能同时为1 o2、主从JK触发器将S = JQ" R = KQ"代入主从rs触发器的特性方程, 即可得到主从JK触发器的特性 方程:Qn+l=S + RQn二 JQn + KQnQn二 JQn + KQn CP下降沿到来时有效CP主从JK触发器没有约束。JKQn02+1功能0000Qn+l = Qn保持00110100Qn

12、+ = 0置001101001Qn+l =1置110111101Qn+l = Qn翻转1110CPK逻辑符号电路特点-QO&CP1J 9 IKJ CP K曾用符号o o oJ CP K国标符号 主从JK触发器采用 主从控制结构,从根 本上解决了输入信号 直接控制的问题,具 有CP=1期间接收 输入信号,CP下降沿 到来时触发翻转的特 点。 输入信号J、KZ间 没有约束。 存在一次变化问题。带淸零端和预置端的主从JK触发器Rd=0,直接置0瓦)=0,直接置1带清零端和预置端的主从 JK触发器的逻辑苻号Sd °SdRdqKJ CPSDJ CPKRd曾用符号国标符号集成主从JK触发

13、器|低电平有效K = KxK2K3IK 10 Q GND2K 2Q 2Q 2J1 1 cVcc( Sd RM© K2 KJ Q16151413121110974LS7612345678141312111098J74721234567低电平有效9RjlJVcc2CP2R(a) 74LS76的引脚图7472的弓卿图NC CPCP下降沿触发h y Q GND瓦丿丿2厶CP kk2k3兀主从丿K触发器功能完善,并且输入信号人K之间没有约 束。但主从丿K触发器还存在着一次变化问题,即主从JK 触发器中的主触发器,在CP=1期间其状态能且只能变化 一次,这种变化可以是人K变化引起,也可以是干扰脉

14、冲 引起,因此J5抗T扰能力尚需进一步提咼。四、边沿触发器1、边沿D触发器DCP工作原理(1) CP=Q时,门G7、Gg被封 锁,门G3、G4打开,从触发器 的氏态取决于主触发器Q二Qm、 Q二Qm,输入信号D不起作用。CP=1 时,门G7、G*打开, 门G3、G4被圭寸锁,从触发器状 态不变,主触发器的状态跟随 输入信号£的变化而变化,即 在CP = 1期间始终都有Qm=D 0DCP(2) CP下降沿到来时,封锁门 G7> G8,打开门G3、g4,主触 发器锁存CP下降时刻D的值,即 Qm二D,随后卷逐眞送入从触发 器,使Q二D、Q=Do(3) CP下降沿过后,主触发器 锁存

15、的CP下降沿时刻。的值被保 存下来,而从触发器的状态也将 保持不变。综上所述,边沿D触发器的特性 方程为:=D下降沿时刻有效边沿D触发器没有一次变化问题。逻辑符号QQQQD CPD CP曾用符号国标符号集成边沿D触发器Vcc 2Rd 2D 2CP 2Sd 2Q 2Q Vcc 2Q 2Q 2CP 2心 2D 25D注意:CC4013的异步输入端心和Sd为高电平有效。2、边沿JK触发器2CP2CP2 &1D = J +Qn +KQn= (J+Q“)KQ“二(八0")(斤+。”) 二 JQn + KQn + JK=JQn + KQn=D二 JQn + KQnCP下降沿时刻有效2CP

16、边沿JK触发器的逻辑符号边沿JK触发器的特点QQQQJ CP KJ CP K 边沿触发,无一 次变化问题。 功能齐全,使用 方便灵活。抗干扰能力极强, 工作速度很高。曾用符号国标符号集成边沿JK触发器Vcc 1Rd 2Rd 2CP 2K 2J 2SD 2QVDD 2Q 2Q 2CP 2R°2K 2J 2SDq q Q Q Q Q Q Q99 A 9 9 R 9 9161514131211109116151413121110974LS1121)CC402712345678112345678d adddddd 0a a o a o aCP K J SQ Q 2QGND IQ QCP 1/

17、?D K iJ 1SD Vss(a) 74LS112的引脚图 CC4027的引脚图珪 74LS112为CP下降沿触发。X CC4027为CP上升沿触发,且其 意I异步输入端心和Sd为高电平有效。五、不同类型触发器之间的转换转换方法:利用令已有触发器和待求触发器的特性方程相等 的原则,求出转换逻辑。转换步骤:(1) 写出已有触发器和待求触发器的特性方程。(2) 变换待求触发器的特性方程,使Z形式与 已有触发器的特性方程一致。(3) 比较已有和待求触发器的特性方程,根据 两个方程相等的原则求出转换逻辑。(4) 根据转换逻辑画出逻辑电路图。1、将JK触发器转换为RS、D、T和触发器JK触发器一RS融

18、发器RS触发器特性方程Qn+iS + RQnRS =0<变换RS触发器的特性方程,使之形式与丿K 触发器的特性方程一致:Qn+i 二 S + RQn = S(Qn + Q") + RQn=SQn + SQn + RQnSQn +RQn + SQZ(R+R)=SQn + RQn + RSQn + RS二 SQn + RQnQ+l = JQn + KQnn+=SQn+RQJ = S比较,得:K = R电路S 01J-CPo兀oQoQR 0IK。JK触发器D触发器写岀D触发器的特性方程,并进行变换,使之形式与触发 器的特性方程一致:Qn+i =D = D(Qn + 0)二 DQn +

19、 DQn(J = D与丿K触发器的特性方程比较,得:K = DQQJK触发器tT触发器在数字电路中,凡在CP时钟脉冲控制下,根据输入信号卩取值的不同,具有保持和翻转功能的电路 不变,:r=i时一定翻转的电路,都称,严当&g时能保持状态 範艸发營)特性表逻辑符号TQnQn+1功能0 00 101eZ7+1 = Q"保持1 01 110Q"+1 = Qn 翻转厂触发器特性方程:0+1 =TQn + Qn 二卩与丿K触发器的特性方程比较,得:QT=1/CPTQQJK触发器tT触发器CPQ卩/触发器特性方程:Qn+l=Qn变换卩触发器的特性方程:?+1 二。"=+

20、了0“与JK触发器的特性方程比较,得:J =T< K = T1JL>ci1Kcpj QCPQQ2.将D触发器转换为JK、T和触发器D触发器一JK触发器D = JQn +KQD触发器->T触发器D = T VCPCPo_CPD触发器->T触发器D = QnID-QCP。一>C1Q-lLp q本节小结:触发器是数字电路的极其重要的基本单元。触发器有两个 稳定状态,在外界信号作用下,可以从一个稳态转变为另一个 稳态;无夕卜界信号作用时状态保持不变。因此,触发器可以作 为 二进制 存储单元使用。触发器的逻辑功能可以用真值表、卡诺图. 特性方程. 状 态图和波形图等5种方式

21、来描述。触发器的特性方程是表示其逻 辑功能的重要逻辑函数,在分析和设计时序电路时常用来作为 判断电路状态转换的依据。各种不同逻辑岂皂的触发器的特性方程为:RSM发器:Qn+1=S+RQ 其约束条件为:RS = OJK 触发器:Qn+1=JQn+KQnD触发器:Qn+1=D_ _T 触发器:Qn+1=TQ2+TQnV触发器:Qn+1=Qn同_种功育邑的触发器,可以用不同的电路结构形式来实现; 反过来,同一种电路结构形式,可以构成具有不同功能的各种 类型触发器。触发器的逻辑功能比较A具有置0、置1和保持功能的电路,都称为RS触 发器。A具有置0、置1、保持和翻转功能的电路,都称 为JK触发器。A具

22、有置0、置1功能的电路,都称为D触发器。A具有保持和翻转功能的电路,即当T=0时能保 持状态不变,T=1时一定翻转的电路,都称为 T触发器。A凡每来一个时钟脉冲就翻转一次的电路,都称 为r触发器。第鬲第鬲、时序逻辑电路概述第鬲第鬲二、时序逻辑电路的分析方法三、时序逻辑电路的设计方法退出3.2.1时序逻辑电路概述1、时序电路的特点时序电路在任何时刻的稳定输出,不仅与该时刻的 输入信号有关,而且还与电路原来的状态有关。2.时序电路逻辑功能的表示方法时序电路的逻辑功能可用逻辑表达式、状态表、卡诺图、状态 图、时序图和逻辑图6种方式表示,这些表示方法在本质上是相 同的,可以互相转换。逻辑表达式有:输出

23、方程厂E = "X,X2,Xp;0,0,0)叫=6”/2,兀00,.,0:)”0©i = 12 Wj = 1,2,,厂 k = 1,2, 、t状态方程激励方程3时序电路的分类(1)根据时钟分类同步时序电路中,各个触发器的时钟脉冲相同,即电路中有 一个统一的时钟脉冲,每来一个时钟脉冲,电路的状态只改 变一次。异步时序电路中,各个触发器的时钟脉冲不同,即电路中没 有统一的时钟脉冲来控制电路状态的变化,电路状态改变时, 电路中要更新状态的触发器的翻转有先有后,是异步进行的。(2)根据输出分类米利型时序电路的输出不仅与现态有关,而且还决定于电路 当前的输入。穆尔型时序电路的其输出仅

24、决定于电路的现态,与电路当前的输入无关;或者根本就不存在独立设置的输出,而以电路的状态直接作为输出。一、时序逻辑电路的分析方法时序电路的分析步骤:匚二 状态方程时钟方程. 驱动方程和 输出方程判断电路状态图. 状态表或 时序图Y时钟方程:CP2=CP=CPQ=CP输出方程:Y = 00输出仅与电路现态有关, 为穆尔型时序电路。同步时序电路的时 钟方程可省去不写。厂2< J = QoK严©JG=Q2K。:二0驱动方程:(2)求状态方程0V 丿 1 =0Jq = Q2JK触发器的特性方程:Qn+i 二 JQn + KQnk2 = g K严©将各触发器的驱动方程代入,即得电

25、路的状态方程:er1 = J© + 心 Q; = W + Q;Q; = Q;< er1 = AQin + Q© + Q0Q1 = Go0+1 =去 + 忌 0 =竝"+ Q;q: = er1er1er1=Q:-Q2Y = QCQ2er1=1<0+1=1Q:0y = o-o = o现态次态输出0 er 2oer1 q;i+1 Qo+110000 0 100 0 101100 1 010100 1 11 1 101 0 000011 0 101011 1 010001 1 11100(3) 计算.列状态表(4) 画状态排列顺序:/YQ2Q1QS T/0 /

26、0000-001-011/if;/0010/0101/I100-110-111/0 /0(a)有效循环(b)无效循环状态Cp _rui_mn_TLn_0o2iQiY有效循环的6个状态分别是05这6个十进制数字的格 雷码,并且在时钟脉冲CP的作用下,这6个状态是按 递增规律变化的,即:000-> 001011-> 111-> 110-> 100-000-. 所以这是一个用格雷码表示的六进制同步加法计数器。 当对第6个脉冲计数时,计数器又重新从000开始计数, 并产生输出丫=1。CPXY"1输岀与输入有关, 为米利型时序电路。同步时序电路,时钟方程省去。输出方程:

27、Y = XQn=X+Q"T.=X 0驱动方程:忱=1(2)求状态方程T触发器的特性方程:" V将各触发器的驱动方程代入,即得电路的状态方程:er1=tx q"=x 0 a”、QE 0=1 Qo-Q;cp _n_n_n_n_n_rLn_n_000/101X0oQxY(a)状态图时序图电路功能由状态图可以看出,当输入X =0时,在时钟脉冲CP 的作用下,电路的4个状态按递增规律循环变化,即:00-01-> 10-> 11 -00-> 当时,在时钟脉冲CP的作用下,电路的4个状态 按递减规律循环变化,W:00-11->10->01->

28、00->.可见,该电路既具有递增计数功能,又具有递减计数 功能,是一个2位二进制同步可逆计数器。本节小结:时序电路的特点是:在任何时刻的输出不仅和 输入有关,而且还决定于电路原来的状态。为了记忆电路的状态, 时序电路必须包含有存储电路。存储电路通常以触发器为基本单元电路构成。两类。它们的主耍区别是,前者的所有触发器受同一 时钟脉冲控制,而后者的各触发器则熒不同的脉冲源 控制。时序 电路的 逻辑功竟邑可用逻辑.状态方程.、状态图和时序图等6种方法来描述,状态表、卡诺 它们在本质上足相通的,可以互相 轶换。时序电路的分析,就是由逻辑图到状态图的转换; 而时序电路的设计,在画出状态图后,其余就

29、是由状 态图到逻辑图 的转换。第三节计数器一、二进制计数器 二、十进制计数器三、N进制计数器在数字电路中,能够记忆输入脉冲个数的电路称遐更軫r加法计数器 /二进制计数器彳减法计数器I可逆计数器同步计数器计数器加法计数器 <十进制计数器丿减法计数器I可逆计数器N进制计数器r二进制计数器、异步计数器 < 十进制计数器N进制计数器一、二进制计数器二逬制同步计数器3位二进制同步加法计数器排列顺序:状态图丿 /0 /0 /0QQiQo 000-001-010-011/I tI/O111-llOTOlTOO/o /o /o选用3个CP下降沿触发的丿K触发器, 分别用FF。、FF、FF?表示。时

30、钟方程:CPQ=CPi=CP2=CP输出方程:C = 00丿。= 1J 严J2=K2=QFF°每输入一个时钟脉 冲翻转一次FF在Q°=l时,在下一个CP 触发沿到来时翻转。FF?在Qo=Q!=1时,在下一个 CP触发沿到来时翻转。由于没有无 效状态,电 路能自启动。丿0 =K° =1 人=0=0r驱动方程推广到n位二进制同步加法计数器J输出方程厶=心=00血一严心_严0:_20一300c 二 QIQ;_2 4位集成二进制同 步加法计数器74LS161/163Vcc CO。0。2。3 CTtLDq Q Q Q q Q QCT,0CTpdCP °74LS16

31、1161514131211109)74LS161CR Z)q D | Z)2 D?(b)逻辑功能示意图12345678CRCP Do D D2 D3 CTP GND(a)引脚排列图 至二四异步清零。CR=K ED=O时同步置数。 CR=LD=1且CPt二CPp二1时,按照4位自然二进制码进行 同步二进制计数。 页二屮=1且CPCPp二0时,计数器状态保持不平。74LS163的引脚排列和74LS161相同"不 同之处是74LS163采用同步清零方式。EN CP CR(b)逻辑功能示意图1CP EN 1心10 1°2 103 I" Vss(a)引脚排列图 CR=1时,

32、异步清零。 CR=O、EN=1时,在CP脉冲上升沿作用下进行加法计数。 CR=O、CP=O时,在EN脉冲下降沿作用下进行加法计数。CR=O、EN=O或CR=O、CP=1时,计数器状态保持不变。4位集成二进制同 步可逆计数器74LS191Vcc D° CP RC CO IB OL D D2 D32o 2i Qi 03QQqqoqoq(a)引脚排列图1111161514131211109CT o_ooo RC74LS191U/Do74LS191o CO/BO12345678CPLDq q q 9 q 9D 0 Go CT U/D Q2 幺 GNDD° D2 D3(b)逻辑功能示

33、意图石/d是加减计数控制端;页是使能端;ED是异步置数控制端; D。D3是并行数据输入端;Q。Q是计数器状态输出端; CO/BO是进位借位信号输出端;RC是多个芯片级联时级间串行 计数使能端,CT=0, CO/BO=1时,RC = CP,由胚端产生的 输出进位脉冲的波形与输入计数脉冲的波形相同。4位集成二进制同步可逆计数器74LS193Vcc Dq CR CO BOLD D2 D3>cCCCc1f 116151413121110974LS1931 2 :3456"7 8>ccc»cD Q Qq CPd CPu Q2 Q3 GNDQo Q Q2 Q31 111CR

34、 a0o BOCP74LS1930o COcpdj EB<cc<Do D2 D3(a)引脚排列图(b)逻辑功能示意图CR是异步清零端,高电平有效;讣是异步置数端,低电平有效; CPu是加法计数脉冲输入端;CP。是减法计数脉冲输入塗D。 6是并行数碰端;Q。Qs是计数器状态输出端;而是进位 脉冲输岀端;页是借位脉冲输出端;多个74LS193级联时,只要 把低位的而端、BO端空与高位的CPu、CP。连接起来,各个芯 片的CR端连接在一起,讣端连接在一起,就可以了。二、十进制计数器十逬制同步计数器十进制同步加法计数器状态图排列顺序:23 22 ef Go/o/o /o /oOOOOOOO

35、1->0010OO11O1OO/I tI/O1001 1000011101100101/o /o /o /o00X000X100XX00XX1110C的卡诺图选用4个CP下降沿触发 的丿K触发器,分别用FF。、FFP FF2 > FF3表示。时钟方程:CP0=CPi=CP2=CPi=CP 输出方程: C = Q型00n00010101X X X X100100100110X X X X000001001000X X X XX X X X00110111X X X XX X X X00011110011110次态卡诺图状态方程000111 1000000100X°1101X

36、X1000XX(d) S的卡诺图Qrl二竝a+aQ: =©00 + Q© + Q2Q0=Q;7Qo - + 00 - 0(er1= 000 + 0型0+'l.Qo” + 1.0qT=q:q:.©+.q:比较,得驱动方程:丿0 = K()=1J2 = K2=QQn+i = JQn + KQn >将无效状态10101111分别代入状态方程进行计算,可以验证 在CP脉冲作用下都能回到有效状态,电路能够自启动。十进制同步减法计数器状态图排列顺序:63 62 ef Go/o /o /o /o00000001 00100011 0100/I It/o1001 1

37、000011101100101/o /o /o /o选用4个CP下降沿触发 的丿K触发器,分别用FF。、FF、FF2 > FF3表示。 时钟方程:CP0=CPi=CP2=CPi=CP输出方程:B =00 01 11 101 5、0010X00100X01100XX1000XXB的卡诺图次态卡诺图0010010011X X X X011100000100X X X X100000100110X X X XX X X X00010101X X X XX X X X01 11 10生丄0"0 + 10er1 二 ©宜+QiQoQQ: + 00 + 00二还咎理迈药0er1e

38、r1= ;+Q;比较,得驱动方程:er1 =Qin + Q1丿0 = K° =1<丿严严、Q二竝+QLQ;J2=Q;©,K2=QQn+l 二 JQn + KQnJ3=QnQK3=Q;将无效状态10101111分别代入状态方程进行计算,可以验证 在CP脉冲作用下都能回到有效状态,电路能够自启动。N进制计数器利用集成计数器的清零端和置数端实现归零,从而构成按自然 态序进行计数的N进制计数器的方法。1、用同步清零端或置数端归零构成N进置计数器(1) 写出状矯爲二进 制代码。(2) 求归零逻辑,即求同 步清零端或置数控制端信 号的逻辑表达式。(3) 画连线图。2、用异步清零端

39、或置数端归零构成N逬置计数器(1) 写出状奁Sn印二进制 代码。(2) 求归零逻辑,即求异 步清零端或置数控制端信 号的逻辑表达式。(3) 画连线图。在前面介绍的隽成计数器中,清零、置数均采用同步方式的有74LS163;均采用异步方式的有74LS193、74LS197、74LS192; 清零采用异步方式、置数采用同步方式的有74LS161 > 74LS160;有的只具有异步清零功能,如CC4520、74LS190、 74LS191; 74LS90则具有异步清零和异步置9功能。用74LS163来构成一个十二进制计数器。(1) 写出状态Sn_i的二进制代码。Sn-1=Si2_i=S = 10

40、11(2) 求归零逻辑。CR = LD = Pn-i = A i,厲_=厶=0©(3) 画连线图。00。2。300。1。2。3Z)o D D2 D3(a)用同步清零端CR归零Do D D2 D3用同步置数端厉归零Z)0Z)3可随意处理DqD3必须都接04、计数器容量的扩展异步计数器一般没有专门的进位信号输出端,通常可以用 本级的高位输出信号驱动下一级计数器计数,即采用串行 进位方式来扩展容量。CPoQo Q。2。3。0。2。3100进制计数器本节小结:计数器是一种应用十分广疾的时序 电路,除 用于计数、分频外,还广疾用于数字测、运算 和控制,从小型数字仪农,到大型数字电子计算 机,几

41、乎无所不在,淫任何现代数字系统 中不可 缺少的组成部分。计数器可利用触发器和门电路构成。但在实 际工作中,主耍处利用集成计数器来构成。在用 集成计数器构成2V进制计数器时,需要利用淸零 端如t数控制端,让电路跳过某些状态来获得N 进制计数器。P356维修电工技师培训教材74下列集成电路中具有记忆功能的是()。 a 与非门电路b 或非门电路cRS触发器75若将一个频率为10kHz的矩形波,变换成一 个1kHz的矩形波,应采用()电路。)信号。 d 锯齿波)显示器。a 二进制计数器b译码器c十进制计数器 76多谐振荡器主要是用来产生(a正弦波b矩形波c三角波77数字式万用表一般都是采用(a.LED数码b 荧光数码c 液晶数码d 气体放电式74下列集成电路中具有记忆功能的是(c )。a 与非门电路 b 或非门电路C

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论