基于令牌仲裁双口RAM高速数据传输技术

1、基于令牌仲裁双口 ram高速数据传输技术摘要：针对双cpu遥控模型直升机机载飞控系统中 微处理器间高速可靠数据传输这一关键性问题，设计了双 口 ram数据共享的软硬件，在基于旗语逻辑的令牌仲裁方式 下，实现了 dsp和单片机的双向数据通信。测试结果表明， 本文所设计的双口 ram软硬件可满足机载飞控系统双cpu 间高速可靠数据通信的要求，数据传输效率髙，为后续机载 飞控系统的开发奠定了基础，并对其他多cpu系统数据传 输有很好的借鉴意义。关键词：遥控模型直升机；机载飞控系统；数据传输； 双口 ram；令牌仲裁中图分类号:tn79文献标识码：a文章编号:1673-5048 (2014) 01-0

2、053-04thetechnologyofhighspeeddatatransmission basedondualportramintokenarbitrationmethodluyingyue, jiangju, wangxinhua, hanshengnan( collegeofautomationengineering,nanjinguniversityofaeronauticsandastronautics,nanjing210016, china)abstract:for thekeyp:robleniofhighspeed:reliableda tat ransmission b

3、etweenmicroprocessorsintheairborneflightcontrolsystemofdoublecpureni otemode lhelicopter,thispaperdevisesboththesoftwareandthehardwareofdualportramdatasharingsystem , andrealizesthetwowaydatacommunica tionbetweendspandsinglechipprocessor testresultssho wthatthedualportramsystemcansatisfy theneedofhi

4、ghspeedreliabledatacommunicationintheair borneflightcontrolsystemwithhighdata transferefficiency ithaslaidthefoundationforthedeve lopmentoffollowupairborneflightcontrolsystem ,andisagoodreferencetodatatransmissioninothermuiticp usystem.keywords : remotecontrolmodelhelicopter ； airborneflightcontrols

5、ystem ； datatransmission ； du alportram； tokenarbitration0引言无人直升机自主飞行控制系统的设计一直是飞控领域 的研究热点1。单cpu由于其控制能力和信息处理能力有 限，难以满足部分飞控系统实时性和高效数据处理的要求 2。因此，本文给出了 一种双cpu遥控模型直升机自主飞 行控制机载电路方案。多cpu间常采用串行方式进行通信，这种方法的缺点 是传输速率低、数据提取困难3。若采用标准总线结构进 行并行数据传输，其硬件结构和软件协议都比较复杂，开 发周期长4。对飞控系统而言，双cpu间快速可靠的数据 传输是整个系统 正常运行的基础，而高性能的

6、双口 ram可 保证高效的数据传送，其传输速度快、电路结构简单、可靠 性高，能满足多cpu系统的要求5-6 o在此基础上，本文 设计了采用令牌仲裁方式、基于双口 ram的双cpu间通信方 案，完成了硬件搭建和软件编程，并进行了性能测试。1基于dsp和单片机的模型直升机飞控系统方案设计遥控模型直升机机载飞控系统的结构设计框图如图1所示。其结构按功能模块划分，主要分为cpu最小系统模块、 外扩存储器模块、无线通信模 块、传感器模块和执行器控 制模块。本系统充分考虑了系统接口的灵活性和可拓展性, 飞控机硬件 资源丰富、成本低，便于调试。其主控制器采 用双cpu结构：dsp为主cpu,负责控制律解算、

7、导航 算法、 飞行管理以及舵面输出等功能；单片机作为cpu,负责机载 设备的信息采集、与地面监控设备通信等功能；dsp和单片 机之间通过双口 ram进 行实时通信。如图1所示，传感器子系统采集姿态角速度、线加速 度等数据，以数据帧的形式送往单片机，单片机通过双口 ram将数据传输到dsp, dsp解帧后即可提取出传感器数据; 借助一对相互通信的无线数传模块，地面站发送控制指令 帧给单片机，单片机通过双口 ram将指令传输到dsp, dsp 解帧后即可提取出指令：获取了必要的数据和指令后dsp 可进行控制律解算，产生pwm脉冲输出至4个航模舵机，用 于控制纵向周期变距、横向周期变距、总距和尾桨桨

8、距。 此外，dsp输出的舵机pwm占空比可以通过双口 ram传送至 单片机，单片机再通过无线数传模块发送到地面站显示， 供地面实时监控用。由此可见，在以上的飞控计算机工作流程中，双口 ram 是单片机和dsp之间通信的桥梁，双cpu间高速可靠的数据 通信是系统得以正常运作的关键技术。2双cpu间数据通信的硬件设计作为一种不同于单端口 ram的高速并行传输芯片，双 口 ram配备两套独立的地址、数据和控制线，数据存取功 能与普通单端口 ram相同，存 取速度能满足不同cpu的要 求而无需插入等待状态，允许两个独立cpu同时异步地访 问存储单元，因此在多cpu系统中应用广泛。本文采用idt 公 司

9、高性能cmos工艺生产的容量4kx16位的高速 双口静 态数据存储逻辑器件idt70v247,可满足 应用需求。 当两侧cpu在同一时刻对双口 ram的同一内存单元写数据, 或对同一存储单元一读一写数据时，会发生竞争使用现象, 此时大多数双口 ram内部集成的几种仲裁逻辑可以仲裁cpu 使用权，以避免竞争发生。常见的有硬件地址仲裁(busy)、 令牌仲裁(sem)和中断仲裁(int)等8。芯片自身并不 具备以上这些仲裁功能，需要用户编写软件以配合实现硬 件的功能。本文采用的是令牌仲裁方式。令牌仲裁方式与 旗语(sema phore,或 sem)有关。2. 1 idt70v24的旗语逻辑旗语单元

10、是idt70v24的8个不同于存储单元 的独立标 志单元，用作端口间的标志(或称为令 牌)传送，以申明 对某一块共享资源的使用权。从硬件上来说旗语逻辑是8 个锁存器，其闭锁逻辑框图如图2所示。两个d触发器在 初始化时均使sem输出高电平，等待双方申请semo如果收 到一方写入sem低电平信号，仲裁电路将使该方的触发器 输出端为0,同时继续闭锁另一个sem输出端，使其继续保 持1。只有当先请求的一方撤销sem信号，即写入1,才使 得另一方sem输出端的闭锁信号得以解除，恢复等待新的 sem申请。也就是说，任何想使用ram共享资源的一方cpu 首先要申请令牌，即向sem写0；然后通过读取sem的值

11、 以确定是否申请成功。若申请成功，则该cpu获取了对ram 资源的使用权；若未成功，则表明另一方cpu获取了令牌 且正在使用共享资源，此时用查询的方式等待另一方cpu 释放了 sem后即可获取对ram资源的使用权。旗语单元内部的读写机制能保证在读写周期间隙系统 级竞争现象不会发生。旗语模式下，cpu间的这种软件握手 机制与硬件操作无关，因此为资源共享提供了最大的灵活 度。但需注意，旗语初始化并不是自动发生的，程序初始 阶段要用软件释放所有要使用的令牌。2.2双口 ram与cpu的硬件连接idt70v24的引脚接线参照图1所示，电源引 脚和未使 用到的引脚没有画出。其片选使能引脚和旗语使能引脚与

12、 cpu的通用i/o 口相连；读写引脚与cpu的读写引脚相连， 无需软件控制；本文中只使用低8位数据，据此设置高/低 位数据使 能引脚；每侧各12根地址线和8根数据线分别和 cpu的地址引脚、数据引脚对应相连，以便正确寻址和读写。在开始针对飞控系统的特殊应用之前，首先完成了一 个全功能测试，即(1) 测试是否每个地址空间都能正确读写数据；(2) 使用双cpu对双口 ram的同一地址单 元进行读写, 观察双口 ram的通信功能是否正常。本文对双口 ram的两种测试方案都编写了相 应的测试 代码，并在飞控板硬件平台上进行了测 试验证。结果表明, 双口 ram的每个地址单元都 能正确读写数据，且双c

13、pu对 同一地址单元的读写也正确无误。这为下一步飞控系统特 定功能的实现奠定了保证。模拟遥控直升机飞控板的工作，验证令牌判优下双口ram在本系统中实现双cpu间数据通 信的流程，本文设计以 下两种实验方案：(1) 单片机通过串口接收地面监控站发送来 的指令帧 并解帧，将指令存于双口 ram中；dsp在定时器中断中从双 口 ram里提取出指令，调用 相应的舵机pwm脉冲产生函数, 控制某一通道舵面偏转；(2) 单片机采集航姿传感器ahrs每50ms发 送来的数 据帧，于定时器中断处理程序中解帧，将 数据存储于双口 ram中；dsp也在定时器中断中从双口 ram里提取出数据， 以便做解算处理用。首

14、先分析本文飞控系统cpu间数据传输软硬件设计的 可靠性：以上方案中，(1)是不定时接收小规模数据，(2)是 定时接收大规模数据。实验证明，两者都取 得了满意的效 果：方案(1)中，地面站发送对油门通道的某一指令后， 油门通道pwm脉冲输出的波形能按既定规律变化，这一方 案已在试飞中验证成功，这表明指令帧读取正确；方案(2) 中，多次 运行程序，对比单片机收到的数据帧和dsp接收该 数据帧的数组中的内容，发现每次结果两者都 几乎一致， 误码率在1%以下，这表明数据帧读取基本正确。以上说明 令牌判优下基于双口 ram的数据通信是可靠的，数据传输 没有出现明显错误。再来分析本文飞控系统cpu间数据传输软硬件设计的 高速性。dsp部分的程序全速运行时，将双口 ram的写信号 接往示波器观察，如图5所示：图5 (a)是读使能和写使 能的总线时序，图5 (b)是放大后的某次写使能总线时序。首先分析图5(a)。图中体现出的是读写信号之间的时 序关系。写使能拉高后，经过不到80ns的时间进入读使能 时序，这对应于测试代码中，写操作过后立刻进入读操作, 在此期间需要经历一个地址建立时间，估算值为42ns,因 此这部分时序正确。读使能拉低后，经过约500ns的时间 进入写使能时序；测试代码中，读操作过后，软件延时了 约600ns,才