开关电源频率提升的极限

1、开关电源频率提升的极限1、器件的限制对于一个开关管来说，在实际应用中，不是给个驱动就开，驱动撤掉就关了。它有开通延迟时间（tdon），上升时间（tr）,关断延迟时间（tdoff），下降时间tf，对应的波形如下:通俗的讲，开关管开通关断不是瞬间完成的，需要一定的时间，开关管本身的开关时间就限制了开关频率的提升。以答主以前在台达实习，台达用在 3kW的逆变器上的一款英飞凌 600V的coolmos为例。看看这些具体 的开关时间是多少Tum-on delay trne16ns心口勺00 v.2 tvn (tss table 16Kise time>12Turn-aFftime-83-Fall

2、Mm甘5i那么对于这个mos管来说，它的极限开关频率（在这种极限情况下，mos管刚开通就关断）fs=1心6+12+83+5 ）n s=8.6MHz ，当然，在实际应用中，由于要调节占空比，不可能让开关管一开通 就关断，所以实际的极限频率是远低于 8.6MHz的，所以器件本身的开关速度是限制开关频率的一个因 素。2、开关损耗当然，随着器件的进步，开关管开关的速度越来越快，尤其是在低压小功率场合，如果仅考虑器件本身 的开关速度，开关频率可以run得非常高，但实际并没有，限制就在开关损耗上面。下面给岀开关管实际开通的时候对应的波形图隔I丨可以看到，开关管每开通一次，开关管DS的电压（Vds ）和流过

3、开关管的电流（Id）会存在交叠时间，从而造成开通损耗，关断亦然。假设每次开关管每开关一次产生的能量损耗是一定的，记为Esw，那么开关管的开关损耗功率就为 Psw=Esw*fs，显然，开关频率越高，开关损耗越大。5M开关频率下开关损 耗比 500K 要大 10 倍，这对于重视效率的开关电源来说，显然是不可接受的。所以，开关损耗是限制开 关频率的第二因素。3、软开关的困难 题主提到了软开关，没错，软开关确实是解决开关损耗的有力手段。而在各种研究软开关的 paper 上， 提出了无数种让人眼花缭乱的软开关方案，似乎软开关能解决一切问题。但是实际工程应用和理论分析 不同，实际工程追求的是低成本，高效率

4、，高可靠性，那些需要添加一堆辅助电路，或者要非常精确控 制的软开关方案在实际工程中其实都是不太被看好的，所以即使到现在，在工业界最常应用软开关的拓 扑也只要移相全桥和一些谐振的拓扑（比如LLC ），至于题主提到的 flyback, 没错，我也听说过有准谐振的 flyback （但没研究过），但即使有类似的方案，对于能不能真正工程应用，题主也需要从我上面提 到的几个问题去考量一下。ps2 对于小功率高频电源，现在 class E 非常火，我觉得它火的原因就是电路简单，所以才能被工业界 接受，题主有兴趣可以去研究下。4、高频化带来的一系列问题 假设上面的一系列问题都解决了，真正做到高频化还需要解决

5、一系列工程上的问题，比如在高频下，电 路的寄生参数往往会严重影响电源的性能（如变压器原副边的寄生电容，变压器的漏感， PCB 布线之间 的寄生电感和寄生电容等等），造成一系列电压电流波形震荡和 EMI 的问题，如何消除寄生参数的影响， 甚至进一步地，如何利用寄生参数为电路服务，都是有待研究的问题。ps，对于高频化应用的实际工程应用的问题，还有很重要的一块是高频驱动电路的设计，桂涵东实验室这块做得比较好，可以邀请他来回答下。当然，随着新器件（ SiC, GaN ）的兴起，开关电源高频化的研究方兴未艾，开关电源的高频化一定是趋 势，而且有望给电力电子带来又一次革命。让我们拭目以待。类似于在微电子产

6、业中著名的摩尔定律，从 1970 年开始，电力电子变换器的功率密度大约每十年增加 一倍。这和功率半导体发展的轨迹密切相关，受益于硅器件封装和沟道结构不断的发展，开关频率已经 推到了兆赫兹级别，被动元件的体积不断减小，变换器提高了功率密度，但是高开关频率带来的高开关 损耗、高磁芯损耗使得整个系统损耗大幅增加，散热系统也随之增加，所以现在阻碍电力电子变换器功 率密度进一步提高的技术屏障在散热系统和高频电磁设计，以及先进的功率集成和封装技术。为了维持 这个功率密度的发展速度，很多电力电子前沿研究已经转移到散热基板研究，被动元件集成等方面的研 究，所以题主你明白我的意思了吗？就算你现在把开关频率提到很

7、高，功率密度也是被这些因素制约的。 下面我稍微展开来说下：1. 开关损耗 开关损耗确实是限制因素之一，但是氮化镓器件的推出已经让开关损耗在 1-3Mhz 这个范围内变得可以 接受，我下面附一张图片，这是三家公司推出的 650V 的 GaN device ，可以看出最好的管子开通损耗已 经4uJ，关断损耗在8uJ（测试条件在400V, 12A），还有一家叫RFMD的公司，其650V的管子基本可 以和 Transphorm 平齐。而同电压电流等级的硅器件很多管子都还在以 mJ 为单位。| SpecificationTransphurmPanasonicGaN Systems Jhpt*Knluin

8、ccnicnl-tiiixk (iion-jEiMtkdcd gate)h n h;uicenieiit- mode (uisiihtdd gale)TO-220SbQ w Kelvin swiifw6(KI VGOO V650 17 A15 A30 A+ - IS A-10 to +4 5 V(k) -17 tu +1 i(.10 ns pulc)+ - H)1.1? V1.2 V1.6VVD150 inti (25 '<)(17571 nU'2 (2515(lnil2 <150 1')5213650 tb)Qrr54 UC勢nt?UMQss.5 nc21

9、 jiC6.5nCF FZli4jiJ朋pj4K pJr1 -waofTK pj33 pj如!iJF面在贴出一张低压氮化镓和硅器件的比较，可以看出，总体来说，驱动损耗也会变得很小。40V SiliconLGA40V GaN (EPC)尽Uma) VaB=5V3.23.2QJnC)10 5 60% reduction26Q肿(nC)2 2 67% reduction6.6C 泌(pF)1100 73% reduction4030C (pF)575 12% reduction650VS5 (V)-5 +6±20还有一点很重要，宽禁带半导体的工作结温很高，以目前的工艺来说，Sic的结温可以

10、工作到200°氮化镓可以工作到150°而硅器件呢，我觉得最多 100。就不得了。结温高，意味着相同损耗下，需要给 宽禁带半导体设计的散热器表面积要小很多，何况宽禁带半导体的损耗本身还小。但是开关频率的提高，往往只能使用 QFN或者其他一些表贴器件减少封装寄生参数，这给散热系统带 来了极大的挑战，原来 To封装可以加散热器，减少到空气对流的热阻，而现在不行了。所以如果想在 高频下工作，第一问题就是解决散热，把高开关损耗导岀去，尤其是在kW级别，散热系统非常重要。现在学界解决这个问题的手段偏向于把器件做成独立封装，采用一种叫DCB的技术，用陶瓷基板散热,器件从陶瓷上表面到下表面

11、的热阻基本为0.4 °C/W （有些人也用metalcore PCB,但是要加绝缘层，热阻一般在 4°C/W），而 FR4 为 20°C/W。Defindtion: DCB (Direct Copper Bonded) scmctinies al&o named as DBC (Direct Bonded Copper) teclmology cieno【笳 a special process in which die copper foil and tlw AI2O5 or AJN (one or both sides) arc diredly tend

12、ed under a|ropriate high ton peranum Lower thermal resi$tan«. riere are details for 10mm k 10mm DCB substrate:0.25mm歸巳0.14K/XV0.38mm thickness; 0-190,63mrft thickns: 0.31 K/WC eLmscused in DIW include;Alumina (AhO5). which im Widely ki«dof 仙lowcost. Ir tshowever not & teally s&od.

13、thertnal conductor (24-2S ji aid is brinle.c. i.nrJi'iJ ii'H > (AIN), whicii isinoTe expensive, but h> 伽 better th<eniial perforni-wcr? (> 10 W/).'i .!、二(EgQ)： has good thermal pertdnnaiice, bu1 is often avoid 已 d昶 of itstoxicity wheo theiagctrd or inliakdDirect bonded capper

14、 substrateei总结一下，半导体不断在发展，开关损耗也在显著下降，而封装越来越小，现在来看，我们要做的是怎 么把那些热量从那么小的表贴封装下散出去。2. EMI和干扰在我接触EMI前，很多老工程师以他们有丰富的EMI调试经验来鄙视我们这些菜鸟，搞的我一直以为EMI是门玄学，也有很多人动不动就拿EMI岀来吓人。我想说EMI确实很难理解，很难有精确的纸面设计，但是通过研究我们还是能知道大概趋势指导设计，而不是一些工程嘴里完全靠trial and error的流程。我先给出结论，EMI确实和开关频率不成线性关系，某些开关频率下，EMI滤波器的转折频率较高，但是总体趋势而言，是开关频率越高，E

15、MI体积越小！我知道很多人开始喷我了，怎么可能，di/dt和dv/dt都大了，怎么可能EMI滤波体积还小了。我想说一句，共模和差模滤波器的没有区别，相同的截止频率下，高频的衰减更大！就算你高频下共模噪声越大，但是你的记住，这个频率下 LC滤波器的衰减更大，想想幅频曲线吧。为了说明这个结论，我给岀一些 定量分析结果。这些EMI分析均基于AC/DC三相整流，拓扑为维也纳整流。我分别给岀了1Mhz和500Khz的共模噪声，可以看岀，500khz共模滤波器需要的截止频率为 19.2kHz，1MHz为31.2kHz。Ls = 110 pHt Cs = 13 pF,f= SOO Hz. Ldc 0J28m

16、H, Cdc = V2 pF. fc = 5D0 kHzFrequency (kHz)L = 60 pH. C = 100 pF, f = 80QH2, Vin = 115 Vrms, Vout = 400 V fs = 1 MHzFrequency (kHz)这张图给出了不同频率下共模和差模滤波器转折频率的关系，可以看出，一些低频点EMI滤波器体现出了非常好的特性。例如70Khz，140Khz。而这两个开关频率是工业界常用的两个开关频率，非常讨巧，因为EMI噪声测试是150KHZ到30MHz。不过这个也与拓扑有关。BO以上数据均基于仿真，虽然不能精确的反应EMI噪声的大小，但是趋势肯定是正确

17、的。说了这么多，我只想表明，开关频率的选取相当有学问。如果要以高功率密度为设计指标，开关频率并不是越高越好， 而是有一个最佳转折点。下面 2张图给岀了维也纳整流器和 BUCK-type整流器的功率密度趋势，可以 看岀，最佳功率密度点不是一个开关频率。对那些拍着脑瓜选开关频率，解决EMI问题并且鄙视过我的老工程师，我还是怀有很大敬意的，但是我想说的是，如果真正想设计一台最高功率密度的变换器，详细的考证是值得的，还不是单纯依靠经验，况且经验背后也是一定有理论支持。 Loss Comparison(g) Weight ComparisonFan Protection> Device Boost

18、 L EMI filter700600500400300200100FanProtectionDevice De cap Heatsink Boost L EMI fitterDCM70 70 100 5001kHz kHz kHz kHz MHz CMLoss ComparisonEMI滤波器，EMIFan Protection» Device Ldc EMI filter（9）450Weight ComparisonFanProtectionDevice Cdc Heatsink Ldc EMI filter我不禁问个问题，都有高频干扰是个假象？不是的，举1个非常简单的例子，剩下

19、的自己思考吧。在输入电压较高的场合中，一般开关管驱动的都需要隔离。我们知道隔离后一端的地一般要接到悬浮开 关管的源端，一般这一点的电平是跳变得，以氮化镓晶体管为例，这点电压变化率可以达到140kV/us。而隔离芯片前一端的地是与控制地连接的，你随便看看隔离模块电源的手册，原副边耦合的寄生电容一 般在60pF左右，也是就说在高速开关瞬间，会产生大约6A的电流从副边的地通过电容耦合到原边，原边的地电平肯定瞬间产生尖峰，整个控制系统产生强烈的干扰。所以做高频的时候，隔离电源的地线千 万不要平行的铺在2层PCB中，干扰效果会更加强烈。同时选隔离芯片的时候也需要注意一个参数叫 做CM transient immunity（肯定会给的），这个参数最好大于开关瞬间，桥臂中点电平的变化速率。光耦隔离这个参数一般在 30kV/us，磁耦在35kV/us，电容耦合在50kV/us （是不是绝望了，都比氮化镓 低，硅器件一般在 10kV/us,Sic 30kV/us ）。噪声都符合标准,为啥高频干扰大。难道大家在实际工程遇到 CM transient immunity: source & effects Switching transitions cause