ch解析实用实用教案

1、4.5 组合可编程逻辑(lu j)器件可编程逻辑器件(qjin)是一种可以由用户定义和设置逻辑功能的器件(qjin)。该类器件(qjin)具有逻辑功能实现灵活、集成度高、处理速度快和可靠性高等特点。第1页/共22页第一页，共23页。4.5.1 PLD的结构、表示(biosh)方法及分类与门阵列(zhn li)或门阵列(zhn li)乘积项和项PLD主体输入电路输入信号互补输入输出电路输出函数反馈输入信号 可由或阵列直接输出，构成组合输出； 通过寄存器输出，构成时序方式输出。1、PLD的基本结构第2页/共22页第二页，共23页。输 出 或门阵列 与门阵列 输 入 B A Y Z (b) 与门阵列

2、或门阵列乘积项和项互补输入第3页/共22页第三页，共23页。2. PLD的逻辑符号(fho)表示方法(1) 连接(linji)的方式 硬线连接单元硬线连接单元 被编程接通单被编程接通单 被编程擦除单元被编程擦除单元 第4页/共22页第四页，共23页。(2)基本(jbn)门电路的表示方式 F2=A+B+C+ D D A B C F1=ABC与门或门A B C DF1 AB C F1 AB CF2 DF2=A+B+C+D 第5页/共22页第五页，共23页。 L4 A B A B L3 A B A B L3 A B A B A A A A EN EN 三态输出缓冲器输出(shch)恒等于0的与门输出

3、(shch)为1的与门 A A A 输入缓冲器第6页/共22页第六页，共23页。(3) 编程连接(linji)技术 A L B C D L VCC A B C D 熔丝熔丝 PLD表示(biosh)的与门熔丝工艺(gngy)的与门原理图第7页/共22页第七页，共23页。VCC+(5V) R 3kW L D1 D2 D3 A B C 高电平A、B、C有一个(y )输入低电平0VA、B、C三个都输入(shr)高电平+5V5V0V5V低电平 L VCC A B C D 5V5V5VL=ABC第8页/共22页第八页，共23页。 T1 T2 T3 T4 A B C D VCC L 连接连接连接断开A、B

4、、C 中有一个(y )为0A、B、C 都为1输出(shch)为0；输出(shch)为1。L=AC断开连接连接断开L=ABCXX器件的开关状态不同, 电路实现逻辑函数也就不同1 0 11 1 1 第9页/共22页第九页，共23页。(4) 浮栅MOS管开关(kigun)用不同的浮栅MOS管连接的PLD，编程信息(xnx)的擦除方法也不同。SIMOS管连接的PLD，采用紫外光照射擦除；Flotox MOS管和快闪叠栅MOS管，采用电擦除方法。浮栅MOS管叠栅注入(zh r)MOS(SIMOS)管浮栅隧道氧化层MOS(Flotox MOS)管快闪(Flash)叠栅MOS管第10页/共22页第十页，共2

5、3页。 当浮栅上带有负电荷时，使得MOS管的开启(kiq)电压变高，如果给控制栅加上VT1控制电压，MOS管仍处于截止状态。若要擦除，可用紫外线或X射线，距管子2厘米(l m)处照射15-20分钟。 当浮栅上没有电荷时，给控制栅加上大于VT1的控制电压 ，MOS管导通。a.叠栅注入(zh r)MOS(SIMOS)管 25V25VGND5V5VGND iD VT1 VT2 vGS 浮栅无电子 O 编程前 iD VT1 VT2 vGS 浮栅无电子 浮栅有电子 O 编程前 编程后 第11页/共22页第十一页，共23页。5V5VGND5V5VGND导通截止(jizh)第12页/共22页第十二页，共23

6、页。 L T1 T2 T3 T4 A B C D VCC L=BC连接连接断开断开连接连接断开断开第13页/共22页第十三页，共23页。 浮栅延长区与漏区N+之间的交叠处有一个(y )厚度约为80A (埃)的薄绝缘层遂道区。 当遂道区的电场强度大到一定(ydng)程度，使漏区与浮栅间出现导电遂道，形成电流将浮栅电荷泄放掉。 遂道MOS管是用电擦除的，擦除速度(sd)快。 N+ N+ 隧隧道道 P P型型衬衬底底 源源极极s s 控控制制栅栅g gc c 漏漏极极d d 浮浮栅栅b.浮栅隧道氧化层MOS(Flotox MOS)管 第14页/共22页第十四页，共23页。结构(jigu)特点: 1.

7、闪速存储器存储单元MOS管的源极N+区大于漏极N+区，而SIMOS管的源极N+区和漏极N+区是对称的； 2. 浮栅到P型衬底间的氧化绝缘层比SIMOS管的更薄。c.快闪叠栅MOS管开关(kigun) （Flash Memory) （自学）特点(tdin)：结构简单、集成度高、编程可靠、擦除快捷。 N+ N+ P P 型衬底型衬底 源极源极s s 控制栅控制栅 g gc c 漏极漏极d d 浮栅浮栅第15页/共22页第十五页，共23页。3.PLD的分类(fn li)PROMPLAPALGAL低密度可编程逻辑器件（LDPLD）EPLDCPLDFPGA高密度可编程逻辑器件（HDPLD）可编程逻辑器件

8、（PLD）（1）按集成密度(md)划分为第16页/共22页第十六页，共23页。（2）按结构特点(tdin)划分n简单(jindn)PLD (PAL，GAL)n复杂的可编程器件(qjin)(CPLD) :nCPLD的代表芯片如：Altera的MAX系列n现场可编程门阵列(FPGA)第17页/共22页第十七页，共23页。PLD中的三种(sn zhn)与、或阵列 与与阵阵列列 B A L1 L0 可可编编程程 或或阵阵列列 固固定定 与阵列(zhn li)、或阵列(zhn li)均可编程(PLA)与阵列(zhn li)固定，或阵列可编程(PROM)与阵列可编程，或阵列固定(PAL和GAL等) 与阵列

9、与阵列 B A L1 L0 可编程可编程 或阵列或阵列 可编程可编程 与与阵阵列列 B A L1 L0 或或阵阵列列 可可编编程程 固固定定 （3）按PLD中的与、或阵列是否编程分第18页/共22页第十八页，共23页。4.5.2 组合逻辑电路(lu j din l)的 PLD 实现 例1 由PLA构成的逻辑电路(lu j din l)如图所示，试写出该电路的逻辑表达式，并确定其逻辑功能。写出该电路(dinl)的逻辑表达式： Bn An Sn Cn+1 Cn 第19页/共22页第十九页，共23页。nnnnnnnnnnnnnnnnnnnnCBCABACCBACBACBACBAS1AnBnCnAnB

10、nAnCnBnCn全加器AnBnCnAnBnCn Bn An Sn Cn+1 Cn AnBnCn第20页/共22页第二十页，共23页。试写出该电路(dinl)的逻辑表达式。 A L0 L1 L2 L3 B C D 1 2 3 4 5 6 7 8 9 10 1 2 3 4 5 6 7 8 9 10 11 12 1 2 3 4 5 6 7 8 9 10 DCBADCL 0DCBDCBL 2BDACBALL 03BCADBADCBL 1第21页/共22页第二十一页，共23页。感谢您的欣赏(xnshng)！第22页/共22页第二十二页，共23页。NoImage内容(nirng)总结4.5 组合可编程逻辑器件。灵活、集成度高、处理速度快和可靠性高等特点。第1页/共22页。可由或阵列直接输出，构成组合输出。通过