一种低功耗、线性的超宽带低噪声放大器设计技术

1、一种低功耗、线性的超宽带低噪声放大器设计技术 张恒、范晓华摘要这次工作使用一个有源非线性电阻为高频宽带的应用提出了一种实用的线性技术，并用沃特拉级数分析了它的性能。这种线性技术是使用了一个宽带共栅低噪声放大器，并另外用两个参考的设计去评价这种线性技术，一个标准的共栅低噪声放大器（非线性）和一个单管晶体管的共栅低噪声放大器。这个单管晶体管的共栅低噪声放大器在带宽为311GHz时，IIP3达到+6.5+9.5dBm，最大增益可达10dB，最小噪声系数可达2.9dB。这个低噪声放大器以1.3V的激励源供能时功耗为2.4mW。共栅共源线性低噪声放大器在带宽为1.58.1GHz时，IIP3可达+11.7

2、14.1dBm，最大增益可达11.6dB，最小噪声系数可达3.6dB，它以1.3V的激励供能时，功耗为2.62mW。实验的结果表明，在2.510GHz的频率范围里，这种线性技术把共栅共源低噪声放大器的IIP3从3.5dB改善到了9dB。关键词·高频线性、单级、超宽带、低噪声放大器、共栅、低功耗、RF 1、 介绍对可重新设置的多频带/多规格和超宽带收发机的增加的研究已经点燃人们对宽频低噪放设计不断增加的兴趣。一个宽频低噪放必须提供好的输入匹配，高度的线性和低的噪声系数，通过多种GHz带宽，当消耗很少的功耗和晶圆面积。为了实现宽频阻抗匹配，一个基于带通滤波器的寄生电感共源CMOS低噪放和

3、一个锗硅共射低噪放已经分别在参考文献1和2提出。这种基于带通滤波器的超宽带共源低噪声放大器第一次在参考文献3中被提出来，与超宽带共源低噪声放大器相比，它的功耗降低了，线性度也改善了。然而，大量的电感需要用去大量的晶圆面积，并且会增加噪声系数1-3。使用一个共栅（CG）晶体管作为输入匹配在4-7中被提出来，但是附加共源级会消耗更多的功率，也会降低线性度。有一种差分式的超宽带共源低噪声放大器采用电容交叉耦合的方式以减少噪声系数（NF）8，但是这种交叉耦合会增加并联RCL输入网络的品质因数，减少匹配的带宽（BW）。对于超宽带低噪声放大器而言，一个大的设计挑战是在一个宽的频率范围里有很严格的线性要求，

4、因为在超宽带系统有大量的带内干扰，还有在可重构接收机里由受阻或发射机泄露6引起的交调或互调。此外，虽然fT随着技术的进步会增加，但线性度会变差，因为低的供能电压和高的场迁移率效应6。因此，宽带线性化在深亚微米CMOS工艺中是一种新的趋势。然而，到目前为止所提出的大多数线性化方法针对的应用目标不是窄带就是工作频率低于3GHz 6 ， 9 17 。据作者所知，参考文献 7 是探索频率高达6 GHz的宽带低噪声放大器的线性化技术的第一次尝试。一种适于高频宽带应用的线性化方法是我们所渴求的。优化的过载电压8,10在输入振幅相当窄的一个范围里会导致一个线性度会提升的区域，还有增加变化过程的灵敏度。前馈失

5、真消除技术11-17可以拓展线性改善的区域。在参考文献11里，为了精确地拆分功率，需要用一个同轴部件，但这在实际应用中却是不可行的。导数叠加（DS）的方法12-16使用一个附加的晶体管的非线性性来消除主要器件的失真；它涉及到MOS晶体管为三极管12或在弱反型区13-15的运行；因此，这些就是在较低的频率时的主要效应。在CMOS工艺中使用的双极性16可以把工作频率提升到3 GHz。然而，在所有已报道的DS方法中存在的共同问题是在不同的工作区域内配合晶体管运行或者把 双极型与MOS晶体管匹配是困难的，导致线性度的改善对PVT的变化高度的灵敏，以及在实践中次优化非线性的消除。后失真的方法 17 使所

6、有晶体管工作在饱和区，同时避免了输入匹配的衰退；然而，在频率很高时，两个级联的路径会引起线性度和带宽的衰退18，因此在宽带应用时需要使用许多电感来避免增益的下降6。 在本文中，介绍了一个单级低功率的超宽带共栅低噪声放大器，与之前已经发表的单端超宽带低噪声放大器相比，它有最简单的输入匹配网络和最低的功耗。此外，在单级共源共栅超宽带低噪声放大器里采用一种线性化技术。新增的的简单的线性化电路不影响宽带输入匹配，并消耗最小的功率/面积。第二部分描述了典型的CS-LNA和CG-LNA的性能。第三部分介绍了所提出的单级单晶体管UWB CG-LNA和共源共栅（双晶体管）版本，并分析了它们的噪声和线性度。第四

7、部分介绍所提出的线性化技术。理论和仿真进行比较，并讨论了PVT变化的影响。第五部分介绍了所提出的线性化技术对LNA的S11和NF的影响。测试结果和结论分别在第六部分和第七部分给出。2.CS-LAN和CG-LAN的性能图一 典型的电感退化共源LAN图二 典型的共栅LAN图三 所提出的单级单晶体管UWB CG-LAN表一 CS-LAN与CG-LAN的拓扑对比拓扑结果从Rs看进去的ZinQ匹配CS-LAN CG-LAN 图一和图二分别给出了一个典型的电感退化共源低噪声放大器（CS-LAN）19和一个共栅低噪声放大器（CG-LAN）。gs1是从栅极到源极的寄生电容。它们的输入阻抗Zin（S）是从Rs看

8、进去的，输入匹配网络的品质因数Q匹配已经在表一列出来了。为了简单起见，所有其它的寄生和衬底效应忽略不计。较低的Q匹配将会产生较宽的带宽。因为共源低噪声放大器相对高的Q值，没有先进的设计技术，共源低噪声放大器就达不到超宽带的匹配要求1,2,21。 然而，共栅低噪声放大器有一个低Q值的并联谐振网。例如，Cgs1=0.3PF时，将得到Q匹配（f=5GHz）=0.24，因此BW=21GHz。因为Q匹配与Cgs1成比例，Q匹配将会减小，因此，随着技术尺度BW将会增加。因此，不用很多额外的元件，CG-LAN就很容易实现宽带阻抗匹配，并且显著的节约了面积和避免了片内电阻的阻值损耗3-8。除了简单和稳健的输入

9、匹配结构外，CG-LAN还有更好的线性度，更低的功耗和更好的输入输出隔离3。CS-LAN的NF通常比CG-LAN的好，因为CG-LAN的NF受限于1/gm输入匹配。然而，在工作频率W0/WT的比率较高时，CG-LAN有更好的噪声性能，因为它的引起的栅噪声只对0/T产生很小的影响，然而CS-LAN的噪声却是与0/T成正比的20。3、所提出的低功耗单级UBW CG-LANA所提CG-LAN的设计依据这篇文章详细介绍了两个单级UBW CG-LAN 在0.13m CMOS 工艺中的设计一个是单个晶体管的，另一个是两个晶体管的（共源共栅）。它们的基本拓扑结构已在图三和图四中给出来了。Cgs1和Cpad分

10、别是晶体管M1和输入端口的寄生电容。M3和M4构成一个缓冲器，驱动测试设备，同时仿真混频器的输入阻抗。Ls、LD和Lc 是片内螺旋电感。Ls 、Cgs1、Cpad和M1的等效阻抗构成一个低Q值的并联谐振网络。在整个带宽范围内，适当地选择的谐振频率和与从输入到Rs相匹配的Q值。电感LD被用于实现平坦的增益1-5,8,19。单晶体管LNA是最简单的超宽带低噪声放大器（LNA）拓扑结构。添加的晶体管M2（图4）可以提高隔离和增加低频增益约2-3分贝；但是，M2的寄生电容在高频率时会降低增益、线性度和NF 18，22。插入电感Lc可以部分地补偿降低3。 图四 所提出的单级共源共栅UBW LANB.所提

11、出的CG-LAN的噪声分析图三和图四中CG_LAN的总跨导由下式给出： 式中Zin（S）已在表一定义。LAN的噪声系数（忽略ro）是式中、和是工艺相关的参数19。因为Lc部分地抵消共源共栅晶体管M2的源极的寄生电容，即使在相对高的频率下，其对噪声的贡献仍然比M1少得多。噪声主要受控于热噪声（第二项），这大部分与频率无关。在带宽内，与频率相关的栅噪声（第三项）和电阻噪声（第四项）的频率整形导致CG-LN噪声系数有一个小的变化。CS-LNA的噪声系数的表达式和这两个低噪声放大器（LNA）拓扑结构的详细的比较可以在参考文献20中找到。C.CG输入级的线性分析图三和图四的CG-LAN的输入级的等效电路

12、图5给出了线性分析的小信号模型，其中ZM1是从M1的漏极看进去的阻抗。M1的漏极电流的可以建立三阶模型为Ids1=-gm1u1=+g2u12-g3u13式中gm1、g2和g3分别是主要的跨导和第二/第三阶非线性系数。由于电容和电感（非静态）的影响对LNA的线性度有重要的作用，这工作用Volterra级数计算与频率相关的谐波失真系数。源极电压V1、漏极电压V2和输入电压Vin之间的关系可以以下三阶公式 ：V1=A1()oVin+A2（1，2）oVin2+A3（1，2，3）oVin3 （4）V2=C1（）oVin+C2（1，2）oVin2+C3（1，2，3）oVin3 （5） 式中“o”是Volt

13、erra级数的运算符23。通过求解KCL方程式，我们得到Volterra的第一和第三阶的核心表达式：式中，H（）表示输入电压比上非线性漏极电流所得的跨阻。表明二阶（goB）和三阶（g3）非线性系数是如何影响三阶失真的。M1源极的电容效应与电感Ls形成共振，因此在BW内B（）仍然很小。因此，在输入匹配时，H（）可以被简化成与频率无关的表达式，如下：（5）中Volterra的核心计算公式为线性的ZM1致使Ci（）和Ai（）（i=1,3）之间的联系是线性的，电压V2是V1线性化后的结果；但是，如果ZM1是非线性的，V2就是V1的失真值。IIP3的表达式可以写为7 C1（）通常是由设计参数确定，因此，

14、低失真是通关减少C3（1，2，3）（即，通过减小|（，1+2）|）来实现的。对处于饱和区的MOS晶体管来说，g3是负的，goB是正的，所以同时减小g3和goB可以增加的IIP3。在LNA中第二阶反馈路径对第三阶失真的影响包括栅漏电容Cgd13和源退化电感Ls14，15。在CG-LNA中，M1的栅极交流接地，减少了从Cgd的反馈。因此，由二阶非线性造成的第三阶失真小于在CS-LNA的。第四部分的C把这些理论计算和仿真结果进行了比较。匹配时，输入阻抗Zin的估计值为1/gm1，式（1）可变为 对电阻源退化晶体管而言，等式（14）是相同的。因此，电阻退化的线性的优点对CG-LNA仍然是成立的。从上面

15、的讨论可以看出，CG-LNA比CS-LNA具有更好的线性度。4 提出的高频线性化技术A. 线性化方法的概念图六 所提线性的单级共源共栅 UBW CG-LAN共源共栅低噪声放大器（LNA）的线性比具有比单晶体管LNA略差些，因为动态余量减少了。因此，在共源共栅低噪声放大器（LNA）中采用所提出的线性化技术实现，如图6所示。电感Lc、M1漏极的寄生电容和M2源极的寄生电容形成一个宽频带型网络 。选择合适的Lc可以抵消电容的影响，在整个BW内产生有效的短路。在此条件下，来自M2的非线性可以忽略不计18，剩下的M1是非线性的主要来源。二极管连接晶体管M1a使M1线性化，如下。首先，建立M1和M1a的漏

16、极电流表达式为下一步，假设V2和V1的关系式为 式中，b1-b3为通常是与频率相关的，并且可以从仿真中提取。实际上，型网络抵消了b2和b3在所需频率的影响3。两个非线性电流i1和i1a，在节点V2叠加起来，产生输出电流i2：为了获得好的IIP3，输出电流的第三阶失真（第三项（18）应接近零。低噪声放大器（LNA）最初设计时，要满足输入匹配、增益、NF和功耗的要求。接着，为了达到最优线性化，添加M1a用以介绍额外的自由变量gma、g2a和g3a。图7阐明了这种线性化技术。M1a的抽头电压V2和反叠M1的非线性漏极电流，可以部分消除二阶和三阶失真。虽然M1a可以也部分抵消了线性项，但它并不显著地降

17、低增益/ NF，因为其偏置比M1小得多。最后，注意到M1和M1a使用相同的方法提高匹配，因此谐波被消除。图七 线性化技术的概念B. 用Volterra级数进行高频率分析图8显示了CG-LNA高频失真分析的原理图。由于与M1漏极相关的寄生电容被LC型网络吸收，它在这里不用建模。无源负载电阻远小于晶体管的输出电阻，因此，我们也忽略了由非线性的ro引起的失真。分析仅到三阶，假设一个弱非线性的电路。解决KCL方程式（4）和（15）-（17），第三阶失真输出电流可以计算为式中2是两个测试信号的频率。解方程（19）可以获得最佳的IIP3。在工作频率，B（）0，因此H（）是频率的衰减函数。如果1+2落在带内

18、，H（1+2）与频率相关很很小。如果1+2落在带外， 由于低Q值的输入匹配网络， H（1+2）的虚部远小于实部，使得与频率相关的效应依然很小。因此，在公式（19）中所有的四个项相对于频率大致恒定的，因此这种线性化技术增加了带宽。这已被后面给出的测量结果所验证。图八 高频线性分析的等效电路C. 解析表达式和仿真结果的比较图9比较了用Volterra级数计算的IIP3和用SPICE计算出的IIP3。间隔100 MHz的两个-20 dBm的测试信号作用于共源共栅CG-LNA ，从1GHz到10 GHz进行扫描。如图9所示，理论预测的IIP3频率的关系相当不错，在1-10 GHz的带宽内最大偏差小于2

19、 dB。得到的Volterra级数公式也可以预测IIP3的变化就像一个双音间距的函数，如将在第6节中提出的那样。图九 有无采用线性化的共源共栅LNA的解析表达式（13）和（19）的理论IIP3与利用SPICE仿真的比较，使用-20 dBm功率电平的间距100 MHz的两个测试信号。D. 工艺和温度的变化为探讨提议的线性化技术的温度灵敏度，布局后的IIP2/IIP3 仿真在-40OC，27OC，85OC下进行。IIP2的测试，一个信号固定在2.4 GHz和其他信号固定为5.4，3.1，和5.6 GHz。IIP3的测试使用30 MHz的间隔信号。在所有的情况下，Pin=-20 dBm。3 GHz、

20、5 GHz和8 GHz在表II表示互调频率（IM2和IM3）。整个温度范围内，IIP3和IIP2分别实现4.4dB和4.7dB以上的改善。表2相对于温度的线性改善（布局后的仿真 ，用2个在-20dB的输入信号） 温度互调频率-40OC27OC85OCIIP3改善（dB）3GHZ11.58.26.15GHZ8.27.868GHZ9.15.84.4IIP2改善（dB）3 GHZ10.28.54.75 GHZ14.71310.68 GHZ9.475.3温度变化的主要影响在gm（T）和gma（T），因为M1和M1a都工作在饱和区，并有相同的单位尺寸，良好的匹配得到保证，因此随着温度变化保持有很大的失真

21、消除。为了检查工艺变化的影响，布局后的仿真以±20的变化率在M1a的尺寸下进行。在整个带宽内，IIP3和IIP2分别都可以改善7 dB和5dB以上。这些结果验证了在很宽的频率范围内，随着工艺和温度变化，这种线性化技术的有效性。5 这种线性技术对S11和噪声系数的影响因为gm，M1agm，M2，无论有无线性晶体管M1a， CG-LNA中从Rs看进去的输入阻抗Zin（s）几乎是一样的。因此，M1a没有显着地影响匹配。这在仿真和测量中都得到了证实。M1a的信道噪声和栅感应噪声出现在低噪声放大器（LNA）的输出端为来自M1a的噪声贡献与其跨导（即，gm1a）成正比，该跨导远小于gm1。所提的

22、线性共源共栅CG-LNA的噪声系数可以计算为：在式（24）中，最后两项是来自线性化电路的额外的噪声贡献，而前四项是来自没有线性的共源共栅CG-LNA的噪声，就像在公式（2）中表示的那样。 第5项是M1a的信道噪声，它比M1的信道噪声小，gm1a/gm1为其比例因子（在我们的设计中取0.07）。第6项栅感应噪声为（gm1a/g1）3=3.4e-4，比M1的栅噪声小几倍。因此，在整个测量带宽内NF的下降是很小的小于0.6 dB 。基于以上的讨论所提的线性化技术并不会明显地影响输入匹配和NF。6 测试结果单晶体管和一共源共栅单级UWB CG-LNA都是用 UMC 0.13m CMOS技术制造的。所提

23、的线性化技术应用于共源共栅LNA。该芯片的显微照片如图10所示。 单晶体管CG-LNA核的面积为320m×420m，共源共栅CG-LNA核的面积为480m ×480m。输出缓冲的作用是使用制造的独立缓冲区的测量结果从LNA+缓冲区的测量去埋。 （a） （b）图10单晶体管UWB CG-LNA（a）及共源共栅UWB CG-LNA（b）的芯片显微照片A. 单晶体管CG-LNA图11现示了在3-11 GHz的带宽内，以最大变化率±1.5dB测量得得最大增益S21=10dB。在高频（高达12 GHz）S11<-10dB，但频率在3GHz左右时略有下降。图12表明在3

24、-10GHz的带宽内，最低NF为2.9 dB并且变化率<0.7 dB。图11 单级单晶体管CG-LNA（图3）的S11和S21图12单晶体管CG-LNA的NF的测量和仿真在宽带工作时，实际是间隔很大的信号控制IIP3和IIP2。例如，对UWB系统潜在干扰包括GPS，PCS/ DCS，UMTS，ISM波段（802.11 b / g，蓝牙，Zigbee，IEEE 802.15.2，微波炉），WiMax和IEEE 802.11a 。因此，需要考虑来自几十MHz到GHz之间频率间隔的干扰的互调产物。为测量IIP2，一个输入信号被固定在5.2 GHz，而其他的从3 GHz至9 GHz变化。为了测量

25、IIP3，我们使用了两个信号，具有30 MHz的间距，固定在：2.8 GHz、4.1 GHz、5.1 GHz、6.1 GHz、，7.1 GHz、8.1 GHz、9.1 GHz、10.1 GHz、和11.1 GHz。图13展示了测得的单晶体管LNA 的IIP2/3性能。IIP2/3分别用IIP2=2Pin-PIM2和IIP3=Pin+0.5*（Pin-PIM3）来计算，其中Pin是两信号测试中一个测试信号的输入功率，PIMk表示第k阶互调信号的输入参考功率。在所有的情况下，输入信号的Pin=-20 dBm。正如图中所示，单晶体管LNA 的IIP2达到5-15 dBm，IIP3达到6.5-9.5

26、dBm。共源共栅LNA中，测得的IIP3与频率间隔（fin）的相对关系将在后面给出。这个UWB单晶体管的低噪声放大器的电源为1.3V，功耗仅为1.85毫安。图13 不同的输入频率下，单晶体管LNA的IIP2和IIP3的实验B. 共源共栅CG-LNA图14显示了在2.7-12 GHz的频率范围内，S11<-10dB。正如在第五节中理论预测的那样，这种线性化方法对S11几乎没有影响。仿真和测试结果之间的差异主要是由于额外的寄生效果，在仿真时当70 fF的额外电容被添加到输入节点后这种差异将会显著降低。如图15所示，在线性化之前，在0.8 GHz的8.4 GHz带宽内，变化率为±1.

27、5dB时，获得12.6 dB的最大增益，在线性化后，在整个频带内，增益下降仍低于1.7dB。如图16所示，在线性化之前，LNA具有最低的NF为3.3dB，±0.75dB的变化率；线性化后，在整个带内NF的下降小于0.6dB。如（2）中所示，由于与频率相关的栅极感应噪声和负载电阻的噪声，NF的变化率的会上升。共源共栅晶体管也贡献一些与频率相关的噪声18。 UWB共源共栅LNA以1.3 V电源来功能，功耗只有2A，线性化部件仅仅消耗额外的20A.图14共源共栅CG-LNA（图6）有线性化（图6）和没有线性化（图4）的S11测量和仿真图15共源共栅CG-LNA（图6）有线性化（图6）和没有

28、线性化（图4）的S21测量和仿真图16共源共栅CG-LNA有线性化（图6）和没有线性化（图4）的NF的测量和仿真C. 设计的可靠性为了用实验验证这种线性化技术的可靠性，测量10个随机选择的有/无技术的共源共栅LNA的芯片的IIP3和IIP2。在7个-20 dBm间隔为30 MHz的不同的频率检测共源共栅LNA的IIP3，频率为2.8 GHz、4.1 GHz、5.1 GHz、6.1 GHz 、8.1 GHz、9.1 GHz 和10.1 GHz。如图17所示，最坏的情况下，IIP3的改善大于3.5dB，而其它情况的改善高达9dB。对于IIP2测量，一个输入信号固定在5.2GHz，而其它的从3 GH

29、z至9 GHz变化，功率都为-20 dBm。图18表明IIP2最坏的情况改善>3.3 dB，最好的情况改善高达10dB。这些结果证实了在很宽的频率范围内，所提线性化技术的有效性和可靠性。因为我们的技术利用了所有在饱和区的晶体管，我们获得比以前报道的采用混合匹配三极管/弱反转晶体管12 - 15 的方法好得多的匹配。为了检查双信号间距（fin）IIP3的灵敏性，IIP3的测量是一个输入信号固定在5 GHz，而其他的从5.01 GHz到7 GHz的改变。图19示出了实验和理论结果（13）和（19）的IIP3，是fin的一个函数。当fin从10 MHz增长到200 MHz时，IIP3时降低了4

30、dB，并当fin增长高于2 GHz时保持相对的稳定，变化于小于1dB。在（7） - （13），（19） - （21）的Volterra级数分析也表明了这一趋势。当fin小时，Ls和Cgs1构成的并联回路在输入端有很大的导纳（即，B（）很大），导致更大的H（）、更小的goB和由此产生更小的三阶失真系数。随着fin增加，B（）降低了，在整个带宽内仍然很小，因为低Q值的谐振网络。图17相对于互调频率的IIP3（共源共栅LNA）的测量（10个样本）图18相对于互调频率的IIP2（共源共栅LNA）的测量（10个样本）图19有/无线性化共源共栅LNA的IIP3的实验和理论结果，是一个频率间隔为20dB的输

31、入信号的函数D. 增益和线性度这两个低噪声放大器（LNA）的增益是低的，因为：1）他们只有一阶;2）它们的S受限于输入匹配;3）它们的输出阻抗低（由于动态余量有限）。IIP3高不是因为低增益，是因为主要的非线性来源是输入晶体管的漏极电指，因此一个高阻抗负载将不会降低线性只要它是线性的，并且不干扰晶体管的偏置点。为了证明这一点，进行一个仿真：保持输入晶体管的偏置为常数，因此gm、gds和Ids也是常数;改变负载电阻RD，并保持晶体管的漏源电压恒定而改变电源电压。电感LD也将进行调整，以维持在整个带宽的平坦增益。在这种方式中，我们可以改变LNA的增益，来看它对IIP3的影响。要使用两个-20dBm

32、功率的3.5 GHz和3.65 GHz的测试信号。图20所示，当增益从6.8 dB到15.8dB变化时，无线性共源共栅LNA的IIP3降低3.15dB；;但通过在整个增益的变化范围内采用这种线性化技术，IIP3会提高3.5-6.5dB。线性共源共栅LNA的增益增加，IIP3会有2dB小的变化，证明了高IIP3不是由于增益低。仿真结果也证明了，不管LNA的增益是多少，提出的线性化技术都是有效的。因此，作为一种通用的线性化技术，它可以被应用到其他的LNA拓扑结构，无论是高增益还是低增益。唯一的条件是，为了不对原始LNA造成负载，线性化的元件必须被添加到一个低阻抗节点。该仿真还表明，LNA具有获得更

33、大增益的潜力，从而也有更好的NF，同时保持优良线性度。这仍然保持低功耗的优点，但要以较大的面积和电源电压为代价。但是，在很多应用中，RF功率放大器和基带的模拟信号处理电路也要在高于1.2V的电源电压在运行6，25，使这是一个可行的可供选择方案。在UWB脉冲无线电应用中，整个带宽的线性相位响应也需要相位失真最小化，并能正确地恢复所发送的信号。有和没有线性化的共源共栅LNA的S21相位与频率关系已被仿真，并在整个带宽的最大的群延迟变化<14。这种线性化技术只增加了微不足道的群延迟偏差。图20 相对增益的IIP3仿真所提出的低噪声放大器（LNA）和之前已发表的超宽带低噪声放大器（LNA）技术发

34、展水平的实验结果总结于表三。为了比较不同的拓扑结构，我们包括表中两个参量的指标（FOMS）FOM8，它不包括线性度和FOM II 24，为：式中Gainaverage是平均增益，Faverage 是整个频率范围内的平均噪声系数，Pdc是LAN核的功耗。从表III中，我们所提出的低噪声放大器（LNA）用少得多的功率比，实现与IIP3此前公布的最佳的线性度8和28。这是主要是由于简单的输入匹配网络、单级体系结构和提出的线性化技术。所有这三个建议低噪声放大器（LNA）展示了可比的FOM，当和其他最先进的超宽带低噪声放大器（LNA）相比时，有更好的FOMII。线性化的共源共栅LNA的FOM_呈现的一个

35、2.4的因子超过先前在28报道的结果。表3指标3dB BWGHzS11dBS21dBNFdBIIP3dBIIP2dBPower（core）dBAreadBFOMFOMCMOSProcessST CGLAN311<-7.57102.93.66.59.55152.40.3822.31490.13mCascode CGLAN0.88.4<-99.612.63.35.53.98.55）1.813.95)2.60.5821.81090.13mLinearized CGLAN1.58.1<-98.611.73.6611.714.15）7.6235)2.620.5812.9261.60.1

36、3m1STD LAN2.39.2<-9.96.39.349-6.72-3791.11.20.20.18m1TW LAN2.49.5<-9.47.410.4 4.29-8.82）-10091.11.50.20.18m40.410<-10912.4 4.46.5-62）-120.423.90.970.18m51.211.9<-116.79.7 4.55.1-4.9-6.29.820200.591.850.520.18m70.25.2<-101315.62.93.50418345)140.0099.2216.2265nm8LAN#1 1)1.310.7<-66.1

37、8.54.45.37.48.3-4.51.05.6334.50.18m8LAN#21)1.312.3<-65.28.24.65.57.69.1-4.51.07.451.40.18m253.110.6<-9.913.716.52.12.9-8.5-5.1-90.8735.978.10.13m260.16.5<-10171934.2+1+44)12-26.3733.230.13m27211<-891256-43）-16.80.72.10.990nm2828-122.5+12-18-6.77107.465nm290.610-103+6-306)-45nm1）差动LAN 2)

38、在6GHz 3）在4GHz 4）仿真 5）多个样本 6）Vtol 转换器7 结论在本文中，为超宽带低噪声放大器（LNA）提出了一个实用的线性化技术，还有给出了采用Volterra级数对线性的详细分析，它对仿真和实验结果显示出很好符合。在本文中提出了三种低功耗的单级UWB CG-LNA，它们聚集于共源共栅LNA的线性化。 所提没有线性的低噪声放大器（LNA）的线性度也不错，因为CG和单级的拓扑结构。超宽带低噪声放大器（LNA）的设计和制造都是采用0.13m UMC CMOS工艺技术。因为所有晶体管的工作在饱和区，相对工艺和温度的变化，我们获得了一个很大的线性度改进。实验证明，在2.5-10GHz

39、的频率范围内，所提的线性化方法的IIP3从3.5dB改善到了9dB。测量的结果与已发表的超宽带低噪声放大器的最先进水平的比较，我们提出的线性LIN-UWB LNA达到极佳的线性度，并要比以前出版的作品消耗少得多的功率。作者要感谢联电提供的芯片制造。他们也想感谢W. Ho, S. Park、 X. Chen、E. Pankratz、 Dr. H. Tong,、M. El-Nozahi、 Dr. C. Xin,、Dr. J. Xiao、Dr. X. Guan,、H.A. Aslanzadeh,、S. Ganesan 和 A. Amer为他们提供的技术讨论。参考文献1 A. Bevilacqua a

40、nd A. M. Niknejad, “An ultrawideband CMOS lownoise amplifier for 3.110.6 GHz wireless receivers,” IEEE J. Solid-State Circuits, vol. 39, no. 12, pp. 22592268, Dec. 2004.2 A. Ismail and A. A. Abidi, “A 310 GHz low noise amplifier with wideband LC-ladder matching network,”IEEE J. Solid-State Circuits,

41、 vol. 39, no. 12, pp. 22692277, Dec. 2004.3 X. Fan, E. Sánchez-Sinencio, and J. Silva-Martinez, “A 3 GHz10 GHz common gate ultrawideband low noise amplifier,” in Proc. IEEE Mid-west Symp. Circuits and Systems, Aug. 2005, pp. 631634.4 K. Chen, J. Lu, B. Chen, and S. Liu, “An ultra-wide-band 0.41

42、0 GHz LNA in 0.18 m CMOS,”IEEE Trans. Circuits Syst. II, Express Briefs , vol. 54, no. 3, pp. 217221, Mar. 2007.5 C. F. Liao and S. I. Liu, “A broadband noise-canceling MOS LNA for 3.110.6-GHz UWB receiver,” IEEE J. Solid-State Circuits , vol. 42, no. 2, pp. 329339, Feb. 2007.6 W. Chen, G. Liu, B. Z

43、dravko, and A. M. Niknejad, “A highly linear broadband CMOS LNA employing noise and distortion cancellation,” IEEE J. Solid-State Circuits , vol. 43, no. 5, pp. 11641176, May 2008.7 S. C. Blaakmeer, E. A. M. Klumperink, D. M. W. Leenaerts, and B. Nauta, “Wideband balun-LNA with simultaneous output b

44、alancing, noise-canceling and distortion-canceling,” IEEE J. Solid-State Cir-cuits , vol. 43, no. 6, pp. 13411350, June 2008.8 S. Shekhar, J. S. Walling, and D. J. Allstot, “Bandwidth extension tech-niques for CMOS amplifiers,” IEEE J. Solid-State Circuits, vol. 41, no. 11, pp. 24242438, Nov. 2006.9

45、 J. Jussila and P. Sivonen, “A 1.2-V highly linear balanced noise-can-celling LNA in 0.13- m CMOS,”IEEE J. Solid-State Circuits, vol. 43, no. 3, pp. 579587, Mar. 2008.10 V. Aparin, G. Brown, and L. E. Larson, “Linearization of CMOS LNAs via optimum gate biasing,” in IEEE Int. Circuits Syst. Symp. ,

46、Van-couver, BC, Canada, May 2004, vol. IV, pp. 748751.11 Y. Ding and R. Harjani, “A +18 dBm IIP3 LNA in 0.35 m CMOS,” in IEEE Int. Solid-State Circuits Conf. (ISSCC) Dig. Tech. Papers, San Francisco, CA, Feb. 2001, pp. 162163.12 Y. S. Youn, J. H. Chang, K. J. Koh, Y. J. Lee, and H. K. Yu, “A 2 GHz 1

47、6 dBm IIP3 low noise amplifier in 0.25 m CMOS technology,” inIEEE ISSCC Dig. Tech. Papers , 2003, pp. 452453.13 T. W. Kim, B. Kim, and K. Lee, “Highly linear receiver front-end adopting MOSFET transconductance linearization by multiple gated transistors,” IEEE J. Solid-State Circuits, vol. 39, no. 1

48、, pp. 223229, Jan. 2004.14 V. Aparin and L. E. Larson, “Modified derivative superposition method for linearizing FET low-noise amplifiers,” IEEE Trans. Microw. Theory Te ch ., vol. 53, no. 2, pp. 571581, Feb. 2005.15 S. Ganesan, E. Sánchez-Sinencio, and J. Silva-Martinez, “A highly linear low n

49、oise amplifier,” IEEE Trans. Microw. Theory Tech. , vol. 54, no. 12, pp. 40794085, Dec. 2006.16 C. Xin and E. Sánchez-Sinencio, “A linearization technique for RF low noise amplifier,” in IEEE Int. Circuits Syst. Symp. , Vancouver, BC, Canada, May 2004, vol. IV, pp. 313316.17 N. Kim, V. Aparin,

50、K. Barnett, and C. Persico, “A cellular-band CDMA 0.25 m CMOS LNA linearized using active post-distortion,” IEEE J. Solid-State Circuits , vol. 41, no. 7, pp. 15301534, Jul. 2006.18 X. Fan, H. Zhang, and E. Sánchez-Sinencio, “A noise reduction and linearity improvement technique for a different

51、ial cascode LNA,” IEEE J. Solid-State Circuits , vol. 43, no. 3, pp. 588599, Mar. 2008.19 T. H. Lee , The Design of CMOS Radio-Frequency Integrated Cir-cuits . Cambridge, U.K.: Cambridge Univ. Press, 1998.20 W. Zhuo, X. Li, S. Shekhar, S. H. K. Embabi, J. Pineda de Gyvez, D. J. Allstot, and E. Sanchez-Sinencio, “A capacitor cross-coupled c