数字逻辑复习资料!!

1、数字逻辑-复习材料第一章绪论知识点1：编码、无权代码、有权代码知识点2：数制、进制变换知识点3：定点数、浮点数知识点4：模拟信号、数字信号、模拟电路、数字电路一、 选择题1、以下代码中为无权码的为（ CD ）。 A、8421BCD码 B、5421BCD码 C、余三码 D、格雷码2、一位十六进制数可以用（ C ）位二进制数来表示。A、 B、 C、 D、163、十进制数25用8421BCD码表示为（ B ）。A、10 101 B、0010 0101 C、100101 D、101014、在一个8位的存储单元中，能够存储的最大无符号整数是（ CD ）。A、（256）10 B、（127）10 C、（FF

2、）16 D、（255）105、常用的BCD码有（ CD ）。A、奇偶校验码 B、格雷码 C、8421码 D、余三码6、与模拟电路相比，数字电路主要的优点有（ BCD ）。A、容易设计 B、通用性强 C、保密性好 D、抗干扰能力强二、 判断题（正确打，错误的打×） 1、数字电路中用“1”和“0”分别表示两种状态,二者无大小之分。（ ） 2、格雷码具有任何相邻码只有一位码元不同的特性。（ ）3、八进制数（18）8比十进制数（18）10小。（ × ）4、在时间和幅度上都离散的信号是数字信号，语音信号不是数字信号。（ ）三、 填空题1、 数字信号的特点是在 幅度 上和 时间 上都是

3、离散，其高电平和低电平常用 1 和 0 来表示。2、 分析数字电路的主要工具是 逻辑代数 ，数字电路又称作 逻辑电路 。3、 常用的BCD码有 8421BCD码 、2421BCD码、5421BCD码、余三码等。常用的可靠性代码有格雷码、奇偶校验码等。 4、 （10110010.1011）2=( 262.54 )8=( B2.B )165、 ( 35.4)8 =（11101.1 ）2 =(29.5)10=(1D.8)16=(0010 100.0101)8421BCD6、 (39.75 )10=（100111.11）2=(47.6)8=(27.C)167、 ( 5E.C)16=（1011110.1

4、1）2=(136.6)8=(94.75)10= (1001 0100.0111 0101)8421BCD8、 ( 0111 1000)8421BCD =（1001110）2=(116)8=(78)10=(4E)1629第二章逻辑代数基础知识点1：逻辑函数、逻辑函数的六种表示方式知识点2：基本的逻辑运算（与、或、非、与非、或非、与或非、异或）、逻辑运算规则知识点3：三个定理：代入定理、反演定理、对偶定理知识点4：逻辑函数两种标准形式、逻辑函数的变换（与非与非、或非或非、与或非式）知识点5：逻辑函数的公式法化简、卡若图表示和卡诺图法化简、具有无关项的卡诺图化简一、选择题1、当逻辑函数有n个变量时，

5、共有（ D ）个变量取值组合。A、n B、2n C、n2 D、2n2、逻辑函数的表示方法中具有唯一性的是（ AD ）。A 、真值表 B、表达式 C、逻辑图 D、卡诺图3、（ AC ）。A、 B、 C、 D、4、求一个逻辑函数F的对偶式，可将F中的（ ACD ）。A 、“·”换成“+”，“+”换成“·” B、原变量换成反变量，反变量换成原变量C、变量不变D、常数中“0”换成“1”，“1”换成“0”E、常数不变5、在何种输入情况下，“与非”运算的结果是逻辑0。 （ D ）A、全部输入是0 B、任一输入是0 C、仅一输入是0 D、全部输入是16、在何种输入情况下，“或非”运算的结

6、果是逻辑0。 （ BCD ）A、全部输入是0 B、全部输入是1 C、任一输入为0，其他输入为1 D、任一输入为1二、判断题（正确打，错误的打×）1、 逻辑变量的取值，比大。（ × ）。2、 异或函数与同或函数在逻辑上互为反函数。（ ）。3、若两个函数具有相同的真值表，则两个逻辑函数必然相等。（ ）。4、因为逻辑表达式A+B+AB=A+B成立，所以AB=0成立。（ × ）5、若两个函数具有不同的逻辑函数式，则两个逻辑函数必然不相等。（ × ）6、逻辑函数已是最简与或表达式。（ × ）7、对逻辑函数利用代入规则，令A=BC代入，得成立。（ 

7、5; ）三、填空题1、逻辑代数又称为布尔代数。最基本的逻辑关系有 与 、或、 非 三种。常用的几种导出的逻辑运算为 或非 、或非 、与或非 、 同或 、 异或 。2、逻辑函数的常用表示方法有 逻辑表达 、 真值表 、 逻辑图 。3、逻辑代数的三个重要规则是 代入规则 、对偶规则 、 反演规则 。4、逻辑函数的反函数。5、逻辑函数F=A（B+C）·1的对偶函数是 FD=A+BC+0 。6、添加项公式的对偶式为。7、逻辑函数 0 。8、已知函数的对偶式为，则它的原函数为 。四、分析与计算题1、已知逻辑函数（1）求该逻辑函数的反演函数、对偶函数（2）求该逻辑函数的最大项表达式、最小项表达式

8、（3）求该逻辑函数的与非-与非表达式、或非-或非表达式、与或非式解：（1）反演函数F=(A+B+C+D)(A+C+D)(A+C) 对偶函数FD=(A+B+C+D)(A+C+D)(A+C)(2)最大项表达式F=(A+B+C+D)(A+C+D)(A+C) 最小项表达式F=ABCD+ACD+AC(3)与非与非F=(F)=(A+B+C+D)(A+C+D)(A+C) 或非或非FD=(A+B+C+D)(A+C+D)(A+C)=( (A+B+C+D)(A+C+D)(A+C) F=(FD)D 与或非F=(F)=(A+B+C+D)(A+C+D)(A+C)2、对下列逻辑函数的进行化简：（1）（2）（3）解：（1）

9、=AB+AB(C+C)+BC+(A+A)BC =AB+ABC+ABC+BC+ABC+ABC =(AB+ABC)+(BC+ABC)+(ABC+ABC) =AB+BC+AC （2） CD =m0+m2+m4+m6+m8+d10+d11+d12+d13+d14+d15F=(ABCD+ABCD+ABCD+ABCD)+(ABCD+ABCD)+(ABCD+ABCD+ABCD+ABCD)=CD+ABD+CD（3） 解：第三章逻辑门电路知识点1：半导体元器件的开关特性知识点2：OC门、OD门、三态门知识点3：TTL数字集成电路的各种系列及其特性知识点4：CMOS数字集成电路的各种系列及其特性知识点5：TTL电

10、路与CMOS电路的连接一、选择题1、三态门输出高阻状态时，（ ABD ）是正确的说法。A、用电压表测量指针不动 B、相当于悬空 C、电压不高不低 D、测量电阻指针不动2、以下电路中常用于总线应用的有（ A ）。A、TSL门 B、OC门 C、漏极开路门 D、CMOS与非门3、三极管作为开关使用时，要提高开关速度，可（ ACD ）。A、降低饱和深度 B、增加饱和深度 C、采用有源泄放回路 D、采用抗饱和三极管4、CMOS数字集成电路与TTL数字集成电路相比突出的优点是（ ACD ）。A、微功耗 B、高速度 C、高抗干扰能力 D、电源范围宽5、与CT4000系列相对应的国际通用标准型号为（ B ）。

11、A、CT74S肖特基系列 B、CT74LS低功耗肖特基系列C、CT74L低功耗系列 D、CT74H高速系列二、判断题（正确打，错误的打×）1、TTL与非门的多余输入端可以接固定高电平。（ ）2、 当TTL与非门的输入端悬空时相当于输入为逻辑1。（ ）3、三态门的三种状态分别为：高电平、低电平、不高不低的电压。（ × ）三、填空题1、集电极开路门的英文缩写为OC门，工作时必须外加 电源 和 负载 。2、OC门称为 集电极开路门 门，多个OC门输出端并联到一起可实现 线与 功能。3、国产TTL电路 CT4000相当于国际SN54/74LS系列，其中LS表示低功耗肖特基 。四、分

12、析与计算题1、分析下列两个电路图（a）、(b)的逻辑功能。 2、在下图所示的电路中，已知G1、G2、G3为OD输出的与非门74LS03，输出高电平时的漏电流最大值为IOH（MAX）=5A，输出低电平为VOL（MAX）=0.33V时允许的最大负载电流为IOL（MAX）=5.2mA。负载门G4、G5、G6为74LS00，它的高电平输入电流最大值IIH（MAX）和低电平输入电流最大值IIL（MAX）均为1A。若VDD=5V，要求VOH4.4V、VOL0.33V，试求RL取值的允许范围。（P96）解：据有： 又据 故允许的取值范围为28.6k>>0.90k3、在下图所示的电路中，已知G1、

13、G2为OC门，输出管截止时的漏电路为IOH=200A，输出管导通时允许的最大负载电流为I OL（MAX）= 16mA。G3、G4、G5为74系列的与非门，它们的低电平输入电流为I IL= -1mA时，高电平输入电流为IIH=40A。若VCC=5V，要求OC门输出的高电平VOH3.0V、VOL0.4V，试求电路中的外接负载电阻RL选定合适的阻值。（P133）解：据有：又据选定的值应在2.63k与0.35k之间，故取=1k第四章组合逻辑电路知识点1：小规模组合逻辑电路的分析与设计方法知识点2：常用的中规模集成器件及其主要的集成电路芯片型号：编码器、译码器、数据选择器知识点3：用中规模集成器件实现组

14、合逻辑电路的设计（编码器、译码器、数据选择器）知识点4：CMOS数字集成电路的各种系列及其特性知识点5：竞争冒险的概念、判断方法、消除方法一、选择题1、下列表达式中不存在竞争冒险的有（ CD ）。A、 B、 C、 D、 2、若在编码器中有50个编码对象，则要求输出二进制代码位数为（ B ）位。A、5 B、6 C、10 D、503、一个16选1的数据选择器，其地址输入（选择控制输入）端有（ C ）个。A、1 B、2 C、4 D、164、下列各函数等式中无冒险现象的函数式有（ D ）。A、 B、 C、 D、 E、5、函数，当变量的取值为（ ACD ）时，将出现冒险现象。A、B=C=1 B、B=C=

15、0 C、A=1，C=0 D、A=0，B=06、四选一数据选择器的数据输出Y与数据输入Xi和地址码Ai之间的逻辑表达式为Y=（ A ）。A、 B、 C、 D、 7、一个8选一数据选择器的数据输入端有（ E ）个。A、1 B、2 C、3 D、4 E、88、在下列逻辑电路中，不是组合逻辑电路的有（ D ）。A、译码器 B、编码器 C、全加器 D、寄存器9、八路数据分配器，其地址输入端有（ C ）个。A、1 B、2 C、3 D、4 E、810、组合逻辑电路消除竞争冒险的方法有（ AB ）。A、修改逻辑设计 B、在输出端接入滤波电容C、后级加缓冲电路 D、屏蔽输入信号的尖峰干扰11、用3线-8线译码器7

16、4LS138实现原码输出的8路数据分配器，应（ ABC ）。A、 =1， =D，=0 B、=1，=D，=DC、=1，=0，=D D、=D，=0，=012、以下电路中，加以适当辅助门电路，（ AB ）适于实现单输出组合逻辑电路。A、二进制译码器 B、数据选择器 C、数值比较器 D、七段显示译码器13、用四选一数据选择器实现函数，应使（ A ）。A、D0=D2=0，D1=D3=1 B、D0=D2=1，D1=D3=0C、D0=D1=0，D2=D3=1 D、D0=D1=1，D2=D3=014、用3线-8译码器74LS138和辅助门电路实现逻辑函数，应（ AB ）。A、用与非门， B、用与门， C、用或

17、门， D、用或门，二、判断题（正确打，错误的打×）1、优先编码器的编码信号是相互排斥的，不允许多个编码信号同时有效。（ × ）2、编码与译码是互逆的过程。（ ）3、液晶显示器的优点是功耗极小、工作电压低。（ ）4、液晶显示器可以在完全黑暗的工作环境中使用。（ × ）5、共阴接法发光二极管数码显示器需选用有效输出为高电平的七段显示译码器来驱动。（ ）6、用数据选择器可实现时序逻辑电路。（ × ）7、组合逻辑电路中产生竞争冒险的主要原因是输入信号受到尖峰干扰。（ × ）三、填空题1、消除竟争冒险的方法有 修改逻辑设计（增加多余项） 、 接入滤波电容

18、 、 加选通脉冲 等。四、分析与设计题1、分析下图所示的组合逻辑电路的逻辑功能：（1）写出该电路的逻辑函数表达式、并化为最简的与或式（2）写出该电路的真值表，并所名该电路的逻辑功能图（a）图（b）解：（1）逻辑函数表达式最简的与或式：Y=A'B'C'+A'B+B'=A'B+B'=A'+B'（2）真值表： 电路的逻辑功能： 电路的输出Y只与输入A、B有关，而 与输入C无关。Y和A、B的逻辑关系为： A、B中只要一个为0，Y=1；A、B全为 1时，Y=0。所以Y和A、B的逻辑关系 为与非运算的关系。2、用与非门设计一个楼上、楼

19、下开关的控制逻辑电路来控制楼梯上的路灯，使之在上楼前，用楼下开关打开电灯，上楼后，用楼上开关关灭电灯；或者在下楼前，用楼上开关打开电灯，下楼后，用楼下开关关灭电灯。（1）列出该电路的真值表、并写出该电路的逻辑函数表达式（2）将（1）中所获得的逻辑函数表达式进行化简，并做逻辑函数的变换（3）判断你所得到的电路是否存在竞争冒险2. 解：（1）设楼上开关为A，楼下开关为B，灯泡为Y。并设A、B闭合时为1，断开时为0；灯亮时Y为1，灯灭时Y为0。根据逻辑要求列出真值表。逻辑表达式： （已为最简与或表达式）（2） 用与非门实现：3、设1 和0 是数据选择器的控制端，0、1、2 是数据输入端，为输出端，试

20、设计一个具有表 2-1 功能的数据选择器。并用给出的门电路实现该逻辑电路。 (1) 数据输入端0、1 、2 和控制端1、0 分别接逻辑开关，输出接逻辑电平显示端口。改变控制端和数据端的逻辑电平，记录的逻辑状态。验证其是否满足表 2-1 的逻辑功能。(2) 2 接一个1kHz的脉冲信号，0、1 为低电平，改变控制端的逻辑电平，用示波器观察并记录 端的波形。4、试用4选1数据选择器实现交通信号灯等监视电路。每一组信号灯均由红、黄、绿三盏灯组成。正常工作情况下，任何时刻必有一盏灯点亮，而且只允许有一盏灯点亮；而当出现其他五种灯亮情况时，电路发生故障，这时要求发出故障信号，以提醒维修人员前去维修。5、

21、试用3线-4线译码器74LS138和门电路实现如下多输出逻辑函数。第五章集成触发器知识点1：基本RS触发器知识点2：时序逻辑电路的电路图、状态表、状态方程、状态转移图、次态卡诺图表示方法知识点3：同步RS、同步D、同步JK、同步T触发器的电路原理、特征方程、状态转移表知识点4：不同触发器之间的相互转换知识点5：主从RS触发器、主从JK触发器的特点、特征方程、状态转移表知识点6：维持-阻塞D触发器、边沿JK触发器的特点、特征方程、状态转移表一、选择题1、N个触发器可以构成能寄存（ B ）位二进制数码的寄存器。A、N-1 B、N C、N+1 D、2N2、在下列触发器中，有约束条件的是（ C ）。A

22、、主从JK触发器 B、主从D触发器 C、同步RS触发器 D、边沿D触发器3、一个触发器可记录一位二进制代码，它有（ C ）个稳态。A、0 B、1 C、2 D、3 E、44、存储8位二进制信息要（ D ）个触发器。A、2 B、3 C、4 D、85、对于T触发器，若现态Qn=0，欲使次态Qn+1=1，应使输入T=（ BD ）。A、0 B、1 C、 D、6、对于T触发器，若现态Qn=1，欲使次态Qn+1=1，应使输入T=（ AD ）。A、0 B、1 C、 D、7、对于D触发器，欲使Qn+1=Qn，应使输入D=（ C ）。A、0 B、1 C、 D、8、对于JK触发器，若J=K，则可完成（ C ）触发器

23、的逻辑功能。A、RS B、D C、T D、9、欲使JK触发器按Qn+1=Qn工作，可使JK触发器的输入端（ ABDE ）。A、J=K=0 B、J=Q,K= C、J=,K=Q D、J=Q,K=0 E、J=0,K=10、欲使JK触发器按Qn+1=工作，可使JK触发器的输入端（ ACDE ）。A、J=K=1 B、J=Q,K= C、J=,K=Q D、J=Q,K=1 E、J=1,K=Q11、欲使JK触发器按Qn+1=0工作，可使JK触发器的输入端（ BCD ）。A、J=K=1 B、J=Q,K=Q C、J=Q,K=1 D、J=0,K=1 E、J=K=112、欲使JK触发器按Qn+1=1工作，可使JK触发器

24、的输入端（ BCE ）。A、J=K=1 B、J=1,K=0 C、J=K= D、J=K=0 E、J=,K=013、欲使D触发器按Qn+1=工作，应使输入D=（ D ）。A、0 B、1 C、Q D、14、下列触发器中，克服了空翻现象的有（ ABD ）。A、边沿D触发器 B、主从RS触发器 C、同步RS触发器 D、主从JK触发器15、下列触发器中，没有约束条件的是（ D ）。A、基本RS触发器 B、主从RS触发器 C、同步RS触发器 D、边沿D触发器16、描述触发器的逻辑功能的方法有（ ABCD ）。A、状态转换真值表 B、特性方程 C、状态转换图 D、状态转换卡诺图17、为实现将JK触发器转换为D

25、触发器，应使（ A ）。A、J=D,K= B、K=D,J= C、J=K=D D、J=K=18、边沿式D触发器是一种（ C ）稳态电路。A、无 B、单 C、双 D、多二、判断题（正确打，错误的打×）1、D触发器的特性方程为Qn+1=D，与Qn无关，所以它没有记忆功能。（ × ）2、RS触发器的约束条件RS=0表示不允许出现R=S=1的输入。（ ）3、同步触发器存在空翻现象，而边沿触发器和主从触发器克服了空翻。（ ）4、主从JK触发器、边沿JK触发器和同步JK触发器的逻辑功能完全相同。（ ）5、若要实现一个可暂停的一位二进制计数器，控制信号A=0计数，A=1保持，可选用T触发器

26、，且令T=A。（ × ）6、由两个TTL或非门构成的基本RS触发器，当R=S=0时，触发器的状态为不定。（ × ）7、对边沿JK触发器，在CLK为高电平期间，当J=K=1时，状态会翻转一次。（ × ）三、填空题1、触发器有 2 个稳态，存储8位二进制信息要 8 个触发器。2、一个基本RS触发器在正常工作时，它的约束条件是+=1，则它不允许输入= 0 且= 0 的信号。3、触发器有两个互补的输出端、，定义触发器的1状态为=1、=0，0状态为=0、=1，可见触发器的状态指的是 Q 端的状态。4、一个同步正常工作时，不允许输入R+S=1的信号，因此它的约束条件是 R&#

27、39;S'=0 。5、在一个CLK脉冲作用下，引起触发器两次或多次翻转的现象称为触发器的 空翻 ，触发方式为 主从 式或 边沿 式的触发器不会出现这种现象。四、分析与设计题1、分析下图所示的时序逻辑电路图的逻辑功能。（1）写出该电路的状态转移表（2）写出该电路的状态转移方程（3）画出该电路的状态转移图 四1.（1）电路的状态转移表：（2）电路的状态转移方程： 将S=JQn、R=KQn代入钟控RS触发器的特性方程，得钟控JK触发器的特性方程：JK=1×/ （CLK=1期间有效）×0/（3）电路的状态转移图：0×/10 ×1/ 时序图第六章时序逻辑电

28、路知识点1：同步时序逻辑电路、异步时序逻辑电路的分析（驱动方程、时钟方程、输出函数、状态方程、状态转移表、状态转移）知识点2：同步时序逻辑电路（原始状态转移表、状态转移图、状态化简、状态方程）、简单的异步时序逻辑电路（时钟方程的选择、状态表化简、状态方程）的设计。特别注意加、减、可逆计数器的设计方法。知识点3：寄存器和移位寄存器、常用的计数器、任意进制计数器的构成方法知识点4：顺序脉冲信号、序列脉冲信号的产生方法一、选择题1、同步计数器和异步计数器比较，同步计数器的显著优点是（ A ）。A、工作速度高 B、触发器利用率高 C、电路简单 D、不受时钟CLK控制。2、把一个五进制计数器与一个四进制

29、计数器串联可得到（ D ）进制计数器。A、4 B、5 C、9 D、203、下列逻辑电路中为时序逻辑电路的是（ C ）。A、变量译码器 B、加法器 C、数码寄存器 D、数据选择器4、N个触发器可以构成最大计数长度（进制数）为（ D ）的计数器。A、N B、2N C、N2 D、2N5、N个触发器可以构成能寄存（ B ）位二进制数码的寄存器。A、N-1 B、N C、N+1 D、2N6、五个D触发器构成环形计数器，其计数长度为（ A ）。A、5 B、10 C、25 D、327、同步时序电路和异步时序电路比较，其差异在于后者（ B ）。A、没有触发器 B、没有统一的时钟脉冲控制C、没有稳定状态 D、输出

30、只与内部状态有关8、欲设计0，1，2，3，4，5，6，7这几个数的计数器，如果设计合理，采用同步二进制计数器，最少应使用（ B ）级触发器。A、2 B、3 C、4 D、89、用二进制异步计数器从0做加法，计到十进制数178，则最少需要（ D ）个触发器。A、2 B、6 C、7 D、8 E、1010、若用JK触发器来实现特性方程为，则JK端的方程为（ AB ）。A、J=AB，K= B、J=AB，K= C、J=，K=AB D、J=，K=AB11、若要设计一个脉冲序列为1101001110的序列脉冲发生器，应选用（ C ）个触发器。A、2 B、3 C、4 D、10二、判断题（正确打，错误的打

31、5;）1、同步时序电路由组合电路和存储器两部分组成。（ ）2、组合电路不含有记忆功能的器件。（ ）3、同步时序电路具有统一的时钟CLK控制。（ ）4、异步时序电路的各级触发器类型不同。（ × ）5、环形计数器在每个时钟脉冲CLK作用时，仅有一位触发器发生状态更新。（ × ）6、环形计数器如果不作自启动修改，则总有孤立状态存在。（ ）7、计数器的模是指构成计数器的触发器的个数。（ × ）8、D触发器的特征方程Qn+1=D，而与Qn无关，所以，D触发器不是时序电路。（ × ）9、在同步时序电路的设计中，若最简状态表中的状态数为2N，而又是用N级触发器来实现其

32、电路，则不需检查电路的自启动性。（ ）10、把一个5进制计数器与一个10进制计数器串联可得到15进制计数器。（ × ）三、填空题1、寄存器按照功能不同可分为两类： 移位 寄存器和 数码 寄存器。2、数字电路按照是否有记忆功能通常可分为两类：组合逻辑电路 、 时序逻辑电路 。3、由四位移位寄存器构成的顺序脉冲发生器可产生 4 个顺序脉冲。4、时序逻辑电路按照其触发器是否有统一的时钟控制分为 同步 时序电路和 异步 时序电路。四、分析与设计题1、分析下图所示的逻辑电路图，说明该电路的逻辑功能。要求：（1）写出该电路的驱动方程、输出函数（2）写出该电路的状态转移方程（3）列出该电路的状态转

33、移表、状态转移图（4）说明该电路的逻辑功能图（a）图（b）解：（a）图：(1)输出函数： 驱动方程： （2）T触发器的特性方程：将各触发器的驱动方程代入，即得电路的状态方程：（3） 状态表： 状态图： （4） 逻辑功能：由状态图可以看出，当输入X 0时，在时钟脉冲CLK的作用下，电路的4个状态按递增规律循环变化，即：0001101100 当X1时，在时钟脉冲CLK的作用下，电路的4个状态按递减规律循环变化，即：0011100100 可见，该电路既具有递增计数功能，又具有递减计数功能，是一个2位二进制同步可逆计数器。b图：（1）异步时序电路，时钟方程：电路没有单独的输出，为穆尔型时序电路。 驱动

34、方程： （2）D触发器的特性方程：将各触发器的驱动方程代入，即得电路的状态方程：（3） 状态表： 状态图：（4）逻辑功能：由状态图可以看出，在时钟脉冲CLK的作用下，电路的8个状态按递减规律循环变化，即：000111110101100011010001000电路具有递减计数功能，是一个3位二进制异步减法计数器。2、设计一个按自然态序变化的7进制同步加法计数器，计数规则为逢7进1，产生一个进位输出。2. 解：原始状态图如题图所示：状态化简：已经最简。状态分配：已是二进制状态。 因需用3位二进制代码，选用3个CLK下降沿触发的JK触发器，分别用FF0、FF1、FF2表示。 由于要求采用同步方案，故

35、时钟方程为： 输出函数Y：状态方程：电路图：检查电路是否可自启动：将无效状态111代入状态方程计算：可见111的次态为有效状态000，电路能够自启动3、设计一个串行数据检测电路，当连续输入3个或3个以上1时，电路的输出为1，其它情况下输出为0。例如：输入X101100111011110输入Y000000001000110解：建立原始状态图：设电路开始处于初始状态为S0。第一次输入1时，由状态S0转入状态S1，并输出0；若继续输入1，由状态S1转入状态S2，并输出0；如果仍接着输入1，由状态S2转入状态S3，并输出1；此后若继续输入1，电路仍停留在状态S3，并输出1。 电路无论处在什么状态，只要

36、输入0，都 应回到初始状态，并输出0，以便重新计数。状态化简 状态分配S0=00S1=01S2=10选触发器，求时钟、输出、状态、驱动方程选用2个CLK下降沿触发的JK触发器，分别用FF0、FF1表示。采用同步方案，即取：输出函数：状态方程： （1）式 （2）式 （3）式（1） （2）（3）式比较，得驱动方程：电路图检查电路能否自启动 将无效状态11代入输出函数和状态方程计算：电路能够自启动。4、设计一个按自然态序变化的7进制同步加法计数器，计数规则为逢7进1，产生一个进位输出。5、试设计一个8421BCD编码的异步十进制减法计数器，并要求所设计的电路能具有自启动特性。（P331）6、试用两片

37、同步十进制计数器74160接成二十九进制计数器。整体置数（同步）7、用带反馈逻辑电路的3位移位寄存器，产生00010111这样一组的序列信号。（P313）第七章半导体存储器知识点1：ROM、RAM的结构、组成、工作原理知识点2：ROM和RAM存储容量的扩展（位扩展法、字扩展法）知识点3：用ROM实现组合逻辑电路的设计一、选择题1、一个容量为1K×8的存储器有（ BD ）个存储单元。A、8 B、8K C、8000 D、81922、要构成容量为4K×8的RAM，需要（ D ）片容量为256×4的RAM。A、2 B、4 C、8 D、323、寻址容量为16K×8

38、的RAM需要（ C ）根地址线。A、4 B、8 C、14 D、16 E、16K4、若RAM的地址码有8位，行、列地址译码器的输入端都为4个，则它们的输出线（即字线加位线）共有（ C ）条。A、8 B、16 C、32 D、2565、某存储器具有8根地址线和8根双向数据线，则该存储器的容量为（ C ）。A、8×3 B、8K×8 C、256×8 D、256×2566、随机存取存储器具有（ A ）功能。A、读/写 B、无读/写 C、只读 D、只写7、欲将容量为128×1的RAM扩展为1024×8，则需要控制各片选端的辅助译码器的输出端数为（

39、D ）。A、1 B、2 C、3 D、88、欲将容量为256×1的RAM扩展为1024×8，则需要控制各片选端的辅助译码器的输入端数为（ B ）。A、4 B、2 C、3 D、89、只读存储器ROM在运行时具有（ A ）功能。A、读/无写 B、无读/写 C、读/写 D、无读/无写10、只读存储器ROM中的内容，当电源断掉后又接通，存储器中的内容（ D ）。A、全部改变 B、全部为0 C、不可预料 D、保持不变11、随机存取存储器RAM中的内容，当电源断掉后又接通，存储器中的内容（ C ）。A、全部改变 B、全部为1 C、不确定 D、保持不变12、用若干RAM实现位扩展时，其方法

40、是将（ ACD ）相应地并联在一起。A、地址线 B、数据线 C、片选信号线 D、读/写线13、PROM的与陈列（地址译码器）是（ B ）。A、全译码可编程阵列 B、全译码不可编程阵列 C、非全译码可编程阵列 D、非全译码不可编程阵列二、判断题（正确打，错误的打×）1、实际中，常以字数和位数的乘积表示存储容量。（ ）2、RAM由若干位存储单元组成，每个存储单元可存放一位二进制信息。（ ）3、用2片容量为16K×8的RAM构成容量为32K×8的RAM是位扩展。（ × ）4、RAM中的信息，当电源断掉后又接通，则原存的信息不会改变。（ × ）5、存储器字数的扩展可以利用外加译码器控制数个芯片的片选输入端来实现。（ ）6、PROM的或阵列（存储矩阵）是可编程阵列。（ ）7、ROM的每个与项（地址译码器的输出）都一定是最小项。（ ）三、填空题1、存储器的 存储容量 和 存取时间 是反映系统性能的两个重要指标。四、分析与设计题1、用1024×1的RAM接成1024&#