电子线路EDA实验报告

1、武汉理工大学电子线路EDA实验报告实验一 五人表决器的设计一、 实验目的1.了解和初步掌握ISPLENVER软件的基本操作方法，Abel语言的编写。2.加深电路设计的概念以及了解计算机辅助设计分析的过程。二、实验内容及步骤本实验要求利用ISPLEVER软件完成对五人表决器的设计及仿真，表决的规则是：多数胜少数。分析题意，我们可以知道此次仿真应有五个输入端口，一个输出端口。分别设置其A、B、C、D、E为输入端口，F为输出端口。可分析：五人中任意三人通过则表决通过，故得到其逻辑表达式为： F=ABC+ABD+ABE+ACD+ACE+ADE+BCD+BCE+BDE+CDE实验步骤1、打开IPSPLE

2、VER软件，新建一个项目，命名为vote.syn。2、在新建项目的基础上新建一个原理图文件，命名为vote51.sch。运用软件按绘制原理图如下所示：图1：五人表决器原理图3、 在顶层原理图的基础上，为模块编写ABEL语言程序，原理图中建立了V3模块，新建立一个程序V3.abl文件。MODULE V3A,B,C,D,E PIN;F PIN ISTYPE 'com'EQUATIONSF=A&B&C#A&B&D#A&B&E#A&C&D#A&C&E#A&D&E#B&C&D#

3、B&C&E#B&D&E#C&D&E;END4、 编写此项目的仿真文件程序vote50.abv得到：MODULE vote50A,B,C,D,E,F PIN;X=.X.;TEST_VECTORS(A,B,C,D,E->F)1,1,1,1,1->X; 1,1,0,1,1->X; 1,1,0,0,1->X; 1,1,0,0,0->X;0,0,0,0,1->X;0,0,0,0,0->X; END5、 对此项目文件进行仿真，得到仿真结果如图：图2：实验结果仿真分析三、实验结果分析本次实验为五人表决器的设计，要求A、

4、B、C、D、E五个输入中不少于三个为1，那么实验结果输出即为1。通过分析，我们得到了表决器输出的逻辑表达式，然后根据表达式完成了VOTE项目的设计，项目设计后进行仿真得到：A、B、C、D、E全为1时则为全票通过；A、B、D、E为1，C为0时F为1；A、B、E为1，C、D为0时输出F为1；当A、B为1，C、D、E为0时F为0；A、B、C、D为0，E为1时输出F为0；当A、B、C、D、E全为0时，则F=0；经过TEST文件来对程序检测，发现设计基本可以完成表决任务。四、实验小结EDA实验的第一个实验，在完成的过程中存在着操作不熟练，操作中有失误等问题。通过这次的实验，已基本了解了ISPLEVER的

5、操作方法，掌握了运用此软件完成电子设计的基本流程，并且能够运用ABEL语言完成对芯片模块的程序设计。实验二 九九乘法表的设计1、 实验目的 1、了解和掌握ISPlever 软件的基本操作方法以及电子线路的程序编写和abel语言的编写。2、通过实验，加深对电路设计概念以及计算机辅助设计分析的过程。3、通过计算机辅助设计软件完成乘法器的设计，以此培养学生的创新能力及理论知识的应用能力。二、实验内容及步骤本次实验要求完成九九乘法表的设计，即要求输入0-9之间的数字相乘能够得到相应的乘积的结果。听过分析可知要完成此项功能需要8位输入来送入乘数与被乘数，并且需要7位输出来输出积的结果。若要明显的显示出此

6、次的设计，还要对积进行BCD的编码转换（输入0-9时，二进制码与BCD码保持一致，故乘数不需要译码即可输出），即在乘法器的基础上再设计一个译码转换模块完成二进制向BCD码的转换。在实验中，可以设计A3、A2、A1、A0为被乘数的四位二进制码，B3、B2、B1、B0为乘数的四位二进制码，J7、J0为乘积的八位BCD输出码，C3、C0为乘数的BCD输出码，D3、D0为被乘数的BCD输出码。我们可得到乘积的各位逻辑表达式为：S0=A0*B0 S1=A1*B0+A0*B1 S2= A2*B0 A1*B1 A0*B2 S3= A3*B

7、0 A2*B1 A1*B2 A0*B3 S4= A3*B1 A2*B2 A1*B3 S5= A3*B2 A2*B3 S6= A3*B3在译码的模块，需要将乘积结果的二进制码转换为BCD码，故通过分析可知在0-9内，数字的二进制码等于其BCD码；当其10-19内时，数字的BCD码等于其二进制码加上6；当其在20-29内时，数字的BCD码则等于其二进制码加上12；并以此类推可得译码的相关逻辑表达式。实验步骤：1、打开ISPLEVER软件，新建一个项目，并命名为mul.syn。2、

8、在新建的项目基础上新建一个原理图文件，并为之命名为multi.sch。用软件绘制原理图如下所示：图1 ：九九乘法器的原理图3、 在顶层原理图的基础上，编写ABEL语言程序，在原理图中设计了两个模块，即MUL模块和TRA模块。故应对这两模块进行逻辑功能设定，则可得如下程序：乘法器编程MUL.abl。MODULE MULA0,A1,A2,A3,B0,B1,B2,B3 PIN;S0,S1,S2,S3,S4,S5,S6 PIN ISTYPE 'COM'S=S6.S0;P3=0,0,0,A3*B0,A2*B0,A1*B0,A0*B0;P2=0,0,A3*B1,A2*B1,A1*B1,A0

9、*B1,0;P1=0,A3*B2,A2*B2,A1*B2,A0*B2,0,0;P0=A3*B3,A2*B3,A1*B3,A0*B3,0,0,0;EQUATIONSS=P3+P2+P1+P0;END 译码器输出部分编程TRA.abl。MODULE TRAA0,A1,A2,A3,A4,A5,A6 PIN;Q7.Q0 PIN ISTYPE 'COM'A=0,A6.A0;Q=Q7.Q0;EQUATIONSWHEN (A>=0)&(A<=9) THEN Q=A;WHEN (A>=10)&(A<=19) THEN Q=A+6;WHEN (A>=

10、20)&(A<=29) THEN Q=A+12;WHEN (A>=30)&(A<=39) THEN Q=A+18;WHEN (A>=40)&(A<=49) THEN Q=A+24;WHEN (A>=50)&(A<=59) THEN Q=A+30;WHEN (A>=60)&(A<=69) THEN Q=A+36;WHEN (A>=70)&(A<=79) THEN Q=A+42;WHEN (A>=80)&(A<=89) THEN Q=A+48;END 4、 在完成功

11、能设计和编程的基础上，编写仿真文件Untitled2.abv 来对程序进行检测。MODULE Untitled2A3.A0,B3.B0,C3.C0,BC3.BC0,J7.J0 PIN;X=.X.;A=A3.A0;B=B3.B0;J=J7.J0;TEST_VECTORS(A,B->J)1,1->X;1,4->X;7,6->X;5,5->X;3,4->X;8,6->X;END5、 在完成的设计和仿真文件的基础上，得到仿真结果如下：图2：九九乘法器的仿真图像3、 实验结果分析本次设计，预计完成九九乘法表的功能，并且要求输入和输出能够按照BCD编码输出。通过完

12、成对乘法器和译码电路两个电路的设计编程和连接来完成此项功能的设计。通过仿真，可看到程序完成了1x1=1;1x4=4;7x6=42;5x5=25;3x4=12;8x6=48。本次实验完成了乘法的运算，并能够成功的完成0-9内的数字的相乘。4、 实验小结作为EDA实验的第二个实验，要求能够完成九九乘法表的功能，实验设定的是8个输入，即乘数4位，被乘数4位，并且其输入的范围是0-9，成绩输出为8位BCD编码，输出范围为0-81。经过这是设计实验，不仅通过查阅资料开阔了自己的视野，巩固了电子设计的理论知识，并且通过再一次的实验练习，更加熟练的掌握此电子设计软件的流程，对此软件的操作有了更深的了解。实验

13、三 交通灯的实验设计1、 实验目的1、 了解和掌握ISPlever软件的基本操作方法以及电子线路的程序编写abel语言的编写。2、通过实验，加深电路设计的概念及了解计算机辅助设计分析的过程。3、通过计算机辅助设计软件完成交通灯的设计，实现十字路口的交通灯功能，以此来培养学生的创新能力及理论知识的应用能力。二、实验内容以及步骤本次实验要求完成交通灯的相关功能设计，即在马路的东西向和马路的南北向分别放置红黄绿灯，在45秒东西向的红灯亮，此时南北向的绿灯亮40秒，之后的5秒便是黄灯；紧接着东西向的40秒是绿灯亮，5秒是黄灯亮，此时南北向则是45秒的红灯亮。分析此题目，可以知道要完成的是计数部分，完成

14、45的计数来显示灯亮的时间，并完成90计数部分，因为每个方向灯亮的周期为90.当遇到特殊情况，按下控制按钮S，则两个方向均为红灯；特殊情况解除时，松开S，则还原，继续之前的状态自动运行。经过分析，在设计的项目里面设置输入端口CP，R，S即CP是电路的时钟控制，R是计数部分的清零端，S是计数器的使能控制端以及灯显示部分的突发控制按键。设计的项目的输出部分则是Q7、Q0、R1、G1、Y1、R2、G2、Y2、Q7、Q0是计数部分的BCD译码输出，其他的输出端口则是控制灯的亮时。实验步骤：1、 打开ISPLEVER软件，新建一个项目，并命名为jiaotong.syn。2、 在新建的项目基础上新建一个原

15、理图文件，并命名为jt.sch。用软件绘制原理图如下图2 所示：3、 在顶层原理图的基础上，编写ABEL预压程序，在原理图中设计了两个模块，即SUM4模块和SUM90模块和TRAN6模块和XSH模块。故应对这两个模块进行逻辑功能的设定，可得到如下程序：图1：交通灯的原理图设计4、 在已设计好的原理图以及程序的基础上，来设计仿真文件对项目进行仿真得到文件jiaotong.abv。程序： A、SUM45模块的程序设计SUM45.abl MODULE SUM45 CP,R,EN PIN; Q5.Q0 PIN ISTYPE 'REG' Q=Q5.Q0; EQUATIONS Q.CLK=

16、CP; Q.AR=R; WHEN !EN THEN Q:=Q; WHEN EN&(Q<=44)&(Q>0)THEN Q:=Q-1; WHEN EN&(Q=0) THEN Q:=44; END B、 SUM90模块的程序设计SUM90.abl MODULE SUM90 CP,R,EN PIN; Q6.Q0 PIN ISTYPE 'REG' Q=Q6.Q0; EQUATIONS Q.CLK=CP; Q.AR=R; WHEN !EN THEN Q:=Q;WHEN EN&(Q>0)&(Q<=89)THEN Q:=Q-1;

17、WHEN EN&(Q=0) THEN Q:=89; END C、 TRAN6的模块程序设计TRAN6.abl MODULE TRAN6 A5.A0 PIN; Q7.Q0 PIN ISTYPE 'COM' A=0,0,A5.A0; Q=Q7.Q0; EQUATIONS WHEN (A>=0)&(A<=9) THEN Q=A; WHEN (A>=10)&(A<=19) THEN Q=A+6; WHEN (A>=20)&(A<=29) THEN Q=A+12; WHEN (A>=30)&(A<=3

18、9) THEN Q=A+18; WHEN (A>=40)&(A<=49) THEN Q=A+24; END D、XSH的模块程序设计XSH.abl MODULE XSH A6.A0,S PIN; R1,G1,Y1,R2,G2,Y2 PIN ISTYPE 'COM' A=A6.A0; Y=R1,G1,Y1,R2,G2,Y2; EQUATIONS WHEN !S THEN Y=36; WHEN S&(A>=50)&(A<89) THEN Y=34; WHEN S&(A>=45)&(A<=49) THEN Y=33; WHEN S&(A>=5)&(A<=44) THEN Y=20; WHEN S&(A>=0)&(A<=4) THEN Y=12; END 4、 根据已经设计好的原理图以及程序的基础上，我们来设计仿真文件对项目进行仿真得到文件jiaotong.abv。 仿真程序如下： MODULE jiaotong CP,R,E