《其他功能模块》PPT课件

1、第十四章第十四章 其他功能模块其他功能模块主要内容1 CONFIG存放器 2 时钟发生模块CGM与锁相环PLL 3 中断 4 复位与系统集成模块 5 低功耗方式与看门狗功能14.1 CONFIG存放器存放器1CONFIG2 CONFIG2存放器只需低两位有定义，存放器只需低两位有定义，CONFIG2的地址是：的地址是：$001E，定义为：，定义为： 数据位数据位 D7 D6 D5 D4 D3 D2 D1 D0定义定义 OSCSTOPENB SCIBDSRC OSCSTOPENB SCIBDSRC复位复位 0 0 0 0 0 0 0 0 D1OSCSTOPENB D1OSCSTOPENB位：振荡

2、器位：振荡器STOPSTOP方式下允许位方式下允许位OSCSTOPENB=1OSCSTOPENB=1，振荡器在，振荡器在STOPSTOP方式下也正常任务。这一点对于时基模块在方式下也正常任务。这一点对于时基模块在STOPSTOP方式下产生周期性的唤醒非常有用。方式下产生周期性的唤醒非常有用。OSCSTOPENB=0OSCSTOPENB=0，在，在STOPSTOP方式下制止振荡器任务。方式下制止振荡器任务。 D0SCIBDSRC D0SCIBDSRC位：位：SCISCI波特率时钟源控制位。波特率时钟源控制位。SCIBDSRCSCIBDSRC控制控制SCISCI的时钟源。这个位的设置影响的时钟源。

3、这个位的设置影响SCISCI操作的频率。操作的频率。SCIBDSRC=1SCIBDSRC=1，SCISCI用内部总线时钟，反之，用内部总线时钟，反之，SCISCI用外部振荡器时钟。用外部振荡器时钟。 2CONFIG1 CONFIG1的地址是：的地址是：$001F，定义为：，定义为：数据位数据位 D7 D6 D5 D4 D3 D2 D1 D0定义定义COPRS LVISTOP LVIPWRD LVIRSTD LIV50R3 SSREC STOP COPD复位复位 0 0 0 0 0 0 0 0D7COPRS位：位：COP速度选择位。速度选择位。COPRS选择选择COP溢出的范围。溢出的范围。 D

4、6LVISTOP位：位：STOP方式下方式下LVI允许位。允许位。 D5LVIRSTD位：位：LVI复位制止位。复位制止位。D4LVIPWRD位：为位：为LVI电源制止位。电源制止位。 D3LVI5OR3位：位：LVI的的5V或者或者3V操作方式选择位。操作方式选择位。 D2SSREC位：快速位：快速STOP方式恢复选择位。方式恢复选择位。 D1STOP位：位：STOP指令允许位。指令允许位。STOP位决议能否允许位决议能否允许STOP指令。指令。 D0COPD位：位：COP制止位。制止位。COPD位决议能否制止位决议能否制止COP模块。模块。14.2 时钟发生模块时钟发生模块CGM与锁相环与

5、锁相环PLL 14.2.1 PLL锁相环锁相环 1锁相技术与频率合成技术锁相技术与频率合成技术 锁相技术：就是实现相位自动控制的一门科学，利用它可以得到频带锁相技术：就是实现相位自动控制的一门科学，利用它可以得到频带范围宽、波道多、稳定度高、精度高的频率源。范围宽、波道多、稳定度高、精度高的频率源。 频率合成技术：就是利用一个或几个具有高稳定度和高精度的频率源频率合成技术：就是利用一个或几个具有高稳定度和高精度的频率源普通由晶体振荡器产生，经过对它们进展加减混频，乘倍普通由晶体振荡器产生，经过对它们进展加减混频，乘倍频，除分频运算，产生大量的具有一样频率稳定度和频率精度频，除分频运算，产生大量

6、的具有一样频率稳定度和频率精度的频率信号。锁相环频率合成技术在通讯、雷达、导航、宇航、遥控的频率信号。锁相环频率合成技术在通讯、雷达、导航、宇航、遥控遥测、电子技术丈量等领域都有广泛的运用。遥测、电子技术丈量等领域都有广泛的运用。 为了得到稳定度高、精度高的频率源，通常采用频率合成技术。频率合成为了得到稳定度高、精度高的频率源，通常采用频率合成技术。频率合成技术主要有两种：直接频率合成技术和间接频率合成技术。技术主要有两种：直接频率合成技术和间接频率合成技术。14.2.1 锁相环锁相环PLL 直接频率合成技术：是将一个或几个晶体振荡直接频率合成技术：是将一个或几个晶体振荡器产生的频率信号经过谐

7、波发生器产生一系列频率信器产生的频率信号经过谐波发生器产生一系列频率信号，然后再对这些频率信号进展倍频、分频和混频，号，然后再对这些频率信号进展倍频、分频和混频，最后得到大量的频率信号。最后得到大量的频率信号。 其优点是：频率稳定度高，其优点是：频率稳定度高，频率转换时间短可达微秒量级，能做到很小的频频率转换时间短可达微秒量级，能做到很小的频率间隔。缺陷是：系统中要用到大量的混频器、滤波率间隔。缺陷是：系统中要用到大量的混频器、滤波器等，从而导致体积大，本钱高，安装调试复杂，故器等，从而导致体积大，本钱高，安装调试复杂，故只用于频率精度要求很高的场所。只用于频率精度要求很高的场所。 间接频率合

8、成技术：是利用锁相技术来产生大间接频率合成技术：是利用锁相技术来产生大量的具有高稳定度和高精度的频率源。由于间接频率量的具有高稳定度和高精度的频率源。由于间接频率合成器的关键部件是锁相环，故通常称为锁相环频率合成器的关键部件是锁相环，故通常称为锁相环频率合成器。由于锁相环频率合成器的主要部件都易于集合成器。由于锁相环频率合成器的主要部件都易于集成，普通只加一个分频器和一个一阶低通滤波器，故成，普通只加一个分频器和一个一阶低通滤波器，故其具有体积小、分量轻、本钱低、安装和调试简单等其具有体积小、分量轻、本钱低、安装和调试简单等优点。锁相环频率合成器在性能上逐渐接近直接频率优点。锁相环频率合成器在

9、性能上逐渐接近直接频率合成器，所以它在电子技术中得到了日益广泛的运用，合成器，所以它在电子技术中得到了日益广泛的运用，并在运用中得到迅速开展。并在运用中得到迅速开展。 14.2.1 锁相环锁相环PLL2锁相环频率合成器的根本原理锁相环频率合成器的根本原理锁相环频率合成器的原理框图锁相环频率合成器的原理框图基准频率源基准频率源基准频率源鉴相器鉴相器低通滤波器低通滤波器压控振荡器压控振荡器反响分频器反响分频器fr ud uo fo ff 14.2.2 MC68HC908GP32的的CGM构造及外部衔接构造及外部衔接1CGM内部构造框图内部构造框图CGMVCLKCGMVCLK时时钟钟选选择择电电路路

10、CGMOUTCGMOUTS SI IM MCGMRCLKCGMRCLK基基准准分分频频器器压控压控振荡器振荡器VCOVCO滤滤波波器器鉴鉴相相器器反响分频器反响分频器CGMRDVCGMRDVCGMVDVCGMVDVPLLPLL电路电路晶晶体体振振荡荡电电路路CGMXFCCGMXFCVDDAVDDAVSSAVSSAOSC1OSC1OSC2OSC2CGMXCLKCGMXCLKSIMSIM、TBMTBM、ADCADC等等CGM内部构造内部构造晶体振荡电路：晶体振荡电路经过外接石英或陶瓷振荡器产生稳定晶体振荡电路：晶体振荡电路经过外接石英或陶瓷振荡器产生稳定不变的时钟信号不变的时钟信号CGMXCLK，

11、CGMXCLK直接输出给系统集直接输出给系统集成模块成模块SIM和和AD转换器。同时也输出到时钟选择模块。转换器。同时也输出到时钟选择模块。CGMXCLK经过缓冲后输出到锁相环频率合成器，作为经过缓冲后输出到锁相环频率合成器，作为PLL信信号源，这一路信号称为号源，这一路信号称为CGMRCLK。 锁相环频率合成器：锁相环频率合成器：PLL电路经过压控振荡器电路经过压控振荡器VCO产生产生CGMVCLK信号，输出到时钟选择电路。其频率可经过软件编信号，输出到时钟选择电路。其频率可经过软件编程控制。图中程控制。图中CGMXFC为接滤波电路的引脚。为接滤波电路的引脚。 时钟选择电路：时钟发生模块的输

12、出信号时钟选择电路：时钟发生模块的输出信号CGMOUT有两种来源：有两种来源：直接采用晶振电路产生的直接采用晶振电路产生的CGMXCLK信号二分频，也可以采用信号二分频，也可以采用压控振荡器压控振荡器VCO产生产生CGMVCLK信号二分频，时钟选择信号二分频，时钟选择电路可以经过软件编程决议采用那种信号来源。电路可以经过软件编程决议采用那种信号来源。 2CGM的的I/O信号信号I/O信号 符号名称基本含义外外部部硬硬件件引引脚脚信信号号VDDAVSSA PLL电源、地 分别与系统的电源和地相接，在布线时VDDA应该加滤波电容，同时尽量靠近芯片。 OSC1 晶振输入引脚 OSC1将引脚的输入信号

13、连至内部晶振电路的反向放大器。OSC2 晶振输出引脚 OSC2引脚输出经过反向的输入信号。若采用外接信号源作为时钟输入，OSC2引脚可以悬空，也可以连接到其他MCU的OSC1输入引脚。 CGMXFC 外部滤波电容引脚 CGMXFC为PLL电路环路滤波器所必需的，连接一个外接滤波网络。为了减小干扰，提高系统电磁兼容性，在元件布局上，滤波网络应该尽量靠近MCU，用最短的连线连接，同时远离其他布线。来自来自SIMSIMSIMOSCEN 振荡器允许 来自系统集成模块SIM，允许PLL和晶振电路 来自来自CONFIG2CONFIG2OSCSTOPENB 振荡器停止模式允许位 OSCSTOPENB是CON

14、FIG寄存器中和晶振相关的控制位。若置位，则晶振电路在STOP模式下可继续工作；若复位（缺省情况），则晶振电路的行为受SIMOSCEN标志位控制，在STOP模式下将关闭晶振电路。 输出输出CGMXCLK（给SIM、TIM、ADC） 晶体频率输出信号 CGMXCLK是晶振电路的输出信号，频率等于石英晶体的频率。信号的精度和质量取决于外接晶体和外界因素，当然，在系统启动阶段，CGMXCLK是不稳定的 输出输出CGMOUT（给SIM） CGM的输出 CGMOUT是时钟发生模块的输出信号，信号送入SIM模块，SIM模块产生MCU的时钟信号。CGMOUT占空比为50%，经过2分频后产生总线时钟，CGMO

15、UT的来源可编程选定为晶振电路输出CGMXCLK的二分频或VCO电路的输出CGMVCLK二分频3CGM的外部衔接的外部衔接 在典型运用情况下，在典型运用情况下，CGM模块需求模块需求9个外接器件，其个外接器件，其中晶振电路中需求中晶振电路中需求5个，个，PLL电路需求电路需求2到到4个。如右个。如右图所示。有了这些衔接，从图所示。有了这些衔接，从硬件角度看，硬件角度看，MCU就可以就可以正常任务了。正常任务了。 0.10.1+5V+5V0.470.470.010.0110K10KPLLPLL滤波滤波MC68HC908GP32MC68HC908GP32引脚引脚 1 2 3 4 51 2 3 4

16、5含义含义 VDDA VSSA CGMXCLK OSC2 OSC1VDDA VSSA CGMXCLK OSC2 OSC1C1C1C2C2RSRS晶振电路晶振电路RBRBX1 晶振电路采用的元件有：晶体晶振电路采用的元件有：晶体X1X1，电容，电容C1C1，C2C2，反响电阻，反响电阻RBRB，串行电，串行电阻阻RSRS。串行电阻串行电阻RSRS，C1C1，C2C2的取值可参考晶振厂家给出的典型值，电容普通取的取值可参考晶振厂家给出的典型值，电容普通取10-10-36p36p，C1C1与与C2C2值应该略有差别，以利于晶振电路起振。典型情况下，值应该略有差别，以利于晶振电路起振。典型情况下，RS

17、RS取取330K330K，RBRB为为10M10M。晶振采用。晶振采用32.768KHZ32.768KHZ。 PLL PLL电路采用的元件有：跨接电容，用于稳定锁相环电源引脚，电路采用的元件有：跨接电容，用于稳定锁相环电源引脚，普通取普通取0.1uF0.1uF左右。滤波网络，为芯片内部的锁相环电路提供误差电平，左右。滤波网络，为芯片内部的锁相环电路提供误差电平，元件参数可参考上图。元件参数可参考上图。 注：如用户不计划在运用中运用锁相环电路部分，这一部分电路可以注：如用户不计划在运用中运用锁相环电路部分，这一部分电路可以不接，让不接，让CGMXFCCGMXFC引脚悬空。引脚悬空。 14.2.3

18、 CGM的编程根底的编程根底1PLL控制存放器控制存放器PLL Control RegisterPCTL PCTL的地址：的地址：$0036，定义为：，定义为：数据位数据位 D7 D6 D5 D4 D3 D2 D1 D0定义定义PLLIE PLLF PLLON BCS PRE1 PRE0 VPR1 VPR0复位复位 0 0 0 0 0 0 0 0 D7 PLLIE位：位：PLL中断使能位中断使能位(PLL Interrupt Enabled Bit)。该位可读写，决议当该位可读写，决议当PLL带宽控制存放器的带宽控制存放器的LOCK标志位反转时能标志位反转时能否产生否产生CPU中断。中断。 D

19、6 PLLF 位：位：PLL中断标志位中断标志位(PLL Interrupt Flag Bit)。该。该位只读。当位只读。当LOCK标志位反转时被置位。标志位反转时被置位。 D5 PLLON位位 ：PLL开关检测位开关检测位(PLL On Bit)。该位为可读。该位为可读写，用于启动写，用于启动PLL电路并激活电路并激活VCO时钟时钟CGMVCLK，当，当VCO正作正作为基准时钟源时，为基准时钟源时，PLLON不能被清零不能被清零BCS=1，要封锁，要封锁PLL应该应该先不选先不选PLL为时钟源为时钟源BCS=0，再去除，再去除PLLON位。位。MCU上电复上电复位后此位置位后此位置1。 1P

20、LL控制存放器PLL Control RegisterPCTLD4 BCS 位：位：CGM基时钟选择位基时钟选择位(Base Clock Select Bit)。该位为可读。该位为可读写，用于决议写，用于决议CGM模块的输出信号模块的输出信号CGMOUT的输入信号源。的输入信号源。BCS=1，选择，选择PLL电路为时钟源，电路为时钟源，CGMVCLK二分频后驱动二分频后驱动CGMOUT；BCS=0，选择晶，选择晶振为时钟源，振为时钟源，CGMXCLK二分频后驱动二分频后驱动CGMOUT。 D3D2 PRE1PRE0：预分频位：预分频位(Prescaler Program Bits)。这两位为。

21、这两位为可读写。设置预分频器的分频因子可读写。设置预分频器的分频因子P ，预分频器的分频因子，预分频器的分频因子P由此得到预分由此得到预分频系数频系数NP=2P与与PRE1、PRE0关系如下关系如下:PRE1、PRE0 = 00 P=0 NP=1 (20) = 01 P=1 NP=2 (21) = 10 P=2 NP=4 (22) = 11 P=3 NP=8 (23) D1D0 VPR1VPR0：VCO的的E选择位选择位(VCO Power-of-Two Range Select Bits)。这两位为可读写。设置。这两位为可读写。设置VCO模块的参数模块的参数E，控制参考频率。，控制参考频率。

22、E与与VPR1、VPR0关系如下关系如下: VPR1、VPR0 = 00 E=1 (20) = 01 E=2 (21) = 10 E=4 (22) = 11 E=8 (23) (不运用不运用) 14.2.3 CGM的编程根底的编程根底 2PLL带宽控制存放器PLL Bandwidth Control RegisterPBWC PCTL的地址：$0036，定义为：数据位数据位 D7 D6 D5 D4 D3 D2 D1 D0定义定义AUTO LOCK ACQ# 保留保留复位复位 0 0 0 0 0 0 0 0D7 AUTO位：自动带宽控制位位：自动带宽控制位(Automatic Bandwidth

23、 Control Bit)。该位可读写，用于选择自动或手动带宽方式。该位可读写，用于选择自动或手动带宽方式。AUTO=1，自动方式；，自动方式；AUTO=0，手动方式。，手动方式。 D6 LOCK位：位：Lock指示位指示位(Lock Indicator Bit)。当。当AUTO位位为为1时设为自动方式，时设为自动方式，LOCK为只读位，且当为只读位，且当VCO的时钟的时钟CGMVCLK完成锁定任务在程序设定频率后置完成锁定任务在程序设定频率后置1，表示时钟稳，表示时钟稳定。当定。当AUTO位为位为0时设为手动方式，时设为手动方式，LOCK一直读出为一直读出为0，无，无意义。意义。 D5 AC

24、Q#位：获取方式位位：获取方式位(Acquisition Mode Bit)。=1，跟踪，跟踪方式方式; =0，获取方式。，获取方式。 14.2.3 CGM的编程根底的编程根底3PLL倍频选择存放器倍频选择存放器PLL Multiplier Control RegisterPMSH、PMSL PMSH、PMSL的地址分别为：的地址分别为：$0038、$0039，设置分频模块，设置分频模块的分频系数。的分频系数。PMSH的高的高4位没有定义，一直为位没有定义，一直为0。PMSH的低的低4位与位与PMSL一同组成一同组成12位的分频因子，记为位的分频因子，记为MUL11MUL0，它们决议，它们决议

25、了了VCO电路的反响模块的分频因子电路的反响模块的分频因子N的高的高4位。由于分频因子位。由于分频因子N不能不能为为0，即使设置为，即使设置为0，系统也会默以为，系统也会默以为1。复位时。复位时N=64(即：即：PMSH:PMSL=$0040)。留意：倍频因子存放器有内部的维护机制，。留意：倍频因子存放器有内部的维护机制，当当PLLON=1时，时，PMSH:PMSL不能被写入。即对不能被写入。即对PMSH:PMSL的写的写入操作该当在入操作该当在PLL电路封锁的情况下，电路封锁的情况下，PLL电路任务后不能改动电路任务后不能改动PMSH:PMSL的值。的值。 14.2.3 CGM的编程根底的编

26、程根底4PLL VCO范围选择存放器范围选择存放器PLL VCO Range Select RegisterPVRS PVRS的地址是：的地址是：$003A，功能是对，功能是对VCO电路进展设置。其电路进展设置。其8位位分别记为：分别记为：VRS7VRS0。这。这8位均为可读可写位，确定位均为可读可写位，确定VCO输出输出频率范围系数频率范围系数L，对，对PVRS的写操作只能在的写操作只能在PLL封锁时进展，当翻开封锁时进展，当翻开PLL (PCTL中的中的PLLON=1)时时PVRS不能被写。在不能被写。在PVRS中写入中写入$00将制止将制止PLL电路并去除电路并去除PLL控制存放器控制存

27、放器PCTL中中BCS位。复位时位。复位时L=64(即：即：PVRS=$40)。同样要留意，。同样要留意，VCO范围选择存放器有内部范围选择存放器有内部维护机制，当维护机制，当PLL电路翻开电路翻开(PLLON=1)时，存放器为写维护。时，存放器为写维护。PLL VCO范围选择存放器必需正确初始化，否那么范围选择存放器必需正确初始化，否那么PLL电路不能正确完电路不能正确完成锁相。成锁相。 14.2.3 CGM的编程根底的编程根底5PLL 参考分频因子存放器参考分频因子存放器PLL Reference DividerSelect RegisterPRDS PRDS的地址是：的地址是：$003B

28、，功能是设置参考分频因子，功能是设置参考分频因子R。PRDS的高的高4位未定义，低位未定义，低4位为参考分频因子位为参考分频因子R。该存放器最低位缺省为。该存放器最低位缺省为1。 14.2.4 PLL参数计算与编程步骤参数计算与编程步骤1PLL参数计算参数计算 选择希望的总线频率选择希望的总线频率 fBUSDES 计算希望得到的压控振荡器计算希望得到的压控振荡器VCO频率是总线频率频率是总线频率的的4倍：倍：fVCLKDES=4fBUSDES 选择选择PLL参考时钟频率参考时钟频率fRCLK及参考时钟的分频因及参考时钟的分频因子子R。 计算压控振荡器计算压控振荡器VCO分频因子：分频因子：N=

29、(R fVCLKDES)/fRCLK，四舍五入取整。，四舍五入取整。 求预分频器分频因子求预分频器分频因子P。 计算检验压控振荡器计算检验压控振荡器VCO的输出频率：的输出频率：fVCLK=(2PN/R)/fRCLK，fBUS= fVCLK/4。1PLL参数计算参数计算 选择压控振荡器选择压控振荡器VCOVCO的的E E：假设：假设fVCLK9.8304fVCLK9.8304106106，E=0E=0。假设假设9.83049.8304106fVCLK19.6608106fVCLK19.6608106106，E=1E=1。假设假设19.660819.6608106fVCLK39.3216106f

30、VCLK39.3216106106，E=2E=2。 选择压控振荡器选择压控振荡器VCOVCO的的L:L=fVCLK/(2EL:L=fVCLK/(2EfNOM)fNOM)，四舍五入取整，四舍五入取整，其中其中fNOM=38400HfNOM=38400H 计算检验压控振荡器计算检验压控振荡器VCOVCO的中心频率的中心频率fVRSfVRS。中心频率是。中心频率是PLLPLL模模块可以到达的最大与最小频率的中点块可以到达的最大与最小频率的中点:fVRS=:fVRS=L L2E2EfNOMfNOM，|fVRS- |fVRS- fVCLK |(fNOMfVCLK |(fNOM2E)/22E)/2 经过比

31、较经过比较fVCLKfVCLK、fVRSfVRS、fVCLKDESfVCLKDES验证验证P P、R R、N N、E E和和L L。fVCLKfVCLK必需处于必需处于fVCLKDESfVCLKDES的噪声容限内，且的噪声容限内，且fVRSfVRS必需尽量接近必需尽量接近fVCLKfVCLK。超越引荐的最大总线频率或超越引荐的最大总线频率或VCOVCO频率，能够损坏频率，能够损坏MCUMCU。2编程步骤编程步骤 制止制止PLL：清零：清零PLL控制存放器控制存放器PCTL 将将P、E写入写入PCTL 将将N写入写入PMSH、PMSL 将将L写入写入PVRS 将将R写入写入PRDS 置置PCTL

32、.PLLON=1，启动，启动PLL电路并激活电路并激活VCO时钟时钟CGMVCLK 置置PBWC. AUTO=1 (即即:自动带宽控制位自动带宽控制位),自动方式自动方式 置置 P C T L . B C S = 1 ， 选 择， 选 择 P L L 为 时 钟 源 ，为 时 钟 源 ，CGMOUT=CGMVCLK/214.2.5 初始化及初始化及PLL编程实例编程实例1汇编言语汇编言语 ;PLL编程编程 14.2.5 初始化及初始化及PLL编程实例编程实例208C言语言语 14.3 中断中断14.3.1 中断源与中断向量地址中断源与中断向量地址 1GP32单片机的中断源单片机的中断源 GP3

33、2单片机有单片机有25个中断源，按优先级从高个中断源，按优先级从高到低的顺序分别是：到低的顺序分别是：复位中断复位中断1个、个、SWI指令中断指令中断1个、引脚个、引脚中断中断1个、个、CGM中断中断1个、定时器个、定时器1中中断断3个、定时器个、定时器2中断中断3个、个、SPI中断中断4个、个、SCI中断中断8个、键盘输入中断个、键盘输入中断1个、个、ADC转换完成中断转换完成中断1个和时基中断个和时基中断1个。这里把复位也列为一个特殊的中断，个。这里把复位也列为一个特殊的中断，由于它也具有向量地址，后面对复位将有较详由于它也具有向量地址，后面对复位将有较详细的表述。细的表述。 25个中断源

34、只需个中断源只需18个中断向量，有的是几个个中断向量，有的是几个中断源运用同一个中断向量，表中断源运用同一个中断向量，表12-3给出了给出了 MC68HC908GP32中断源及中断向量地址。中断源及中断向量地址。 GP32内部运用内部运用3个中断形状存放器：个中断形状存放器：INT1地址为地址为$FE04、INT2地址为地址为$FE05和和INT3地址为地址为$FE06来保管中断形状，但普来保管中断形状，但普通编程时并不运用这些存放器，因此此处不做通编程时并不运用这些存放器，因此此处不做引见。引见。14.3.1 中断源与中断向量地址中断源与中断向量地址2中断的过程中断的过程 CPU内的存放器内

35、的存放器PCL、PCH、X、A、CCR依次进栈留意依次进栈留意H未被维护，这是为了与未被维护，这是为了与HC05系列系列MCU兼容，所以必要时，兼容，所以必要时，H应应由用户中断效力程序维护；由用户中断效力程序维护； 自动关总中断即相当于自动执行自动关总中断即相当于自动执行SEI指令，防止其他中指令，防止其他中断进入；断进入； 从相应的中断向量地址取出中断向量即中断效力程序的入从相应的中断向量地址取出中断向量即中断效力程序的入口地址送给口地址送给PC； 执行中断效力程序，直到执行中断前往指令执行中断效力程序，直到执行中断前往指令RTI。RTI指令从指令从堆栈中依次弹出堆栈中依次弹出CCR、A、

36、X、PCH、PCL，使，使CPU前往原来中前往原来中断处继续执行；断处继续执行； 假设中断过程也允许呼应新的中断，可在中断效力程序中用假设中断过程也允许呼应新的中断，可在中断效力程序中用CLI指令开放中断。普通不建议这样做，可用其他编程技巧处置指令开放中断。普通不建议这样做，可用其他编程技巧处置相关问题。相关问题。14.3.2 IRQ 引脚中断引脚中断 IRQ形状存放器INTSCR(IRQ Status and Control Register)的地址是：$0013，定义为：数据位数据位 D7 D6 D5 D4 D3 D2 D1 D0定义定义 IROF ACK IMASK MODE复位复位 0

37、 0 0 0 0 0 0 0 D7D4位：未定义。位：未定义。 D3 IRQF位：位：IRQ中断标志位。中断标志位。IRQF=1，已发生，已发生IRQ中断，中断，反之未发生反之未发生IRQ中断。该位只读。中断。该位只读。 D2 ACK位：位：IRQ中断恳求应对位。该位只写，读出总是中断恳求应对位。该位只写，读出总是0。 D1 IMASK位：位：IRQ中断屏蔽位。中断屏蔽位。 IMASK=1，制止，制止IRQ中中断；断； IMASK=0，允许，允许IRQ中断。中断。 D0 MODE位：位：IRQ边沿边沿/低电平触发方式选择位。低电平触发方式选择位。MODE=1，IRQ#引脚负跳变及低电平中断，引

38、脚负跳变及低电平中断，MODE=0，IRQ#引脚仅负跳变中引脚仅负跳变中断。断。 14.3.3 断点模块断点模块BRK与软件中断与软件中断SWI 断点模块break module，BRK可以在设定的地址处产生一个中断，该中断称为断点中断Break interrupt，它使CPU中止当前程序的执行而进入断点中断效力程序。 断点中断可由下述2种方式引起： 程序计数器PC值与断点地址存放器的内容相匹配时产生断点中断。 用软件向断点形状与控制存放器BRKSCR的BRKA位写1时产生断点中断。 当断点中断发生后，CPU在终了当前指令后，将一条SWI指令装入内部指令存放器作为下一条指令执行。这样就好像发生

39、一个软件中断，断点中断向量地址是$FFFC和$FFFD，与软件中断SWI指令产生的中断是同一个中断向量地址。实践上，即使是调试工具的开发也极少单独运用SWI指令，而是设置断点中断产生SWI中断，在中断例程中，将当前MCU任务形状发送给PC机。 从编程角度，断点模块BRK涉及断点形状控制存放器BRKSCRBreak Status and Control Register与16位断点地址存放器BRKH、BRKL。 14.4 复位与系统集成模块复位与系统集成模块14.4.1 复位复位 复位使复位使MCU进入到开场形状，从复位向量地进入到开场形状，从复位向量地址址$FFFE$FFFF获得即将开场执行程

40、获得即将开场执行程序的地址，由此地址开场执行。序的地址，由此地址开场执行。(1)从能否上电来看，分为上电复位与热复位从能否上电来看，分为上电复位与热复位: 上电复位是指原来芯片并未加电处于所谓上电复位是指原来芯片并未加电处于所谓冷形状，给芯片加电后，芯片复位。冷形状，给芯片加电后，芯片复位。 热复位是指芯片本来就处于上电形状，由于热复位是指芯片本来就处于上电形状，由于内部或外部缘由引起的复位，复位后，内部或外部缘由引起的复位，复位后，MCU迅速停顿当前正在执行的指令，有关存放器迅速停顿当前正在执行的指令，有关存放器恢复到复位形状值，从地址恢复到复位形状值，从地址$FFFE$FFFF取出两字节的

41、复位向量送到程序计数器取出两字节的复位向量送到程序计数器PC。 (2)从引起复位的信号来看，有外部复位与内部复从引起复位的信号来看，有外部复位与内部复位：位： 外部复位是指逻辑低电平加到芯片的引脚一外部复位是指逻辑低电平加到芯片的引脚一段时间后所产生的复位。段时间后所产生的复位。IRQ#引脚也是内部引脚也是内部复位的输出端。复位的输出端。 内部复位是指芯片的内部复位源将芯片的引内部复位是指芯片的内部复位源将芯片的引脚拉低脚拉低32个个CGMXCLK周期所产生的复位。周期所产生的复位。 14.4.2 系统集成模块系统集成模块SIM1SIM模块的主要功能模块的主要功能 1SIM模块的主要功能有：模

42、块的主要功能有： 总线时钟的产生和控制，包括总线时钟的产生和控制，包括STOP、等待、复位、断点的进、等待、复位、断点的进入和恢复，内部时钟控制；入和恢复，内部时钟控制； 用户复位控制，包括上电复位和用户复位控制，包括上电复位和COP溢出；溢出； 中断控制，包括识别时序、仲裁控制时序、中断地址产生；中断控制，包括识别时序、仲裁控制时序、中断地址产生； CPU允许和制止时序；允许和制止时序； 可扩展到可扩展到128个中断源的模块构造。个中断源的模块构造。 2SIM和时钟生成器为CPU提供各种时钟信号。 时钟生成器产生一个时钟信号输出到时钟生成器产生一个时钟信号输出到SIMSIM来产生系统时钟，这个时来产生系统时钟，这个时钟信号可以来自外部振荡器，也可以来自内部锁相环电路，可分钟信号可以来自外部振荡器，也可以来自内部锁相环电路，可分3 3种种情况：情况： 在用户方式下，内部总线的频率可以是晶体振荡器的输出在用户方式下，内部总线的频率可以是晶体振