反激式开关电源设计

1、通常，按照dcm来设计电源的时候，一般选择在最低输入电压，最大输出负载的情况下，安排工作点处于crm状态。而ccm的最大占空比出现在最低输入电压处，与负载无关，只要是ccm状态，就只和输入输出电压有关系。那么这样，我们可以用同一个公式，计算两种状态下的最大占空比，我们根据磁通伏秒积的平衡的要求，可以有公式：vindmax=vf(1-dmax)那么：dmax=vf/(vin+vf)这就是说vf越大，dmax也就越大。那为了得到较大的工作占空比，vf能不能取的很大呢？事实上是不行的，我们从前面的分析中知道，mos管的承受的电压应力，在理想情况下是vin+vf，当输出一定时vf也是一定的，而vin是

2、随着输入电压的变化而变化的。另外，mos管的耐压是有限制的。而且，在实际使用中，还必须预留电压裕量，mos的电压裕量可以参考这个帖子里的内容：我们看到，mos的电压必须保证10%20%的电压裕量。常用的mos管耐压有600v，800v的，fairchild的集成单片电源耐压有650v，800v的，pi公司top系列的耐压是700v的，viper22a的耐压是730v的等等。而对于全电压输入的85v265v ac输入电源，整流后的直流电压约为100vdc370vdc。那么对于600v的mos而言，保留20%电压裕量，耐压可以用到480v。最大电压应力出现在最大输入电压处，所以当最大输入直流电压为

3、370v时，vf取值为480-370=110v。最大工作占空比出现在最低输入电压处为：dmax=vf/(vinmin+vf)=110/(100+110)=0.52以此类推650v的mos，耐压用到520v，vf取520-370=150v，dmax=vf/(vinmin+vf)=150/(100+150)=0.6700v的mos，耐压用到560v，vf取560-370=190v，dmax=vf/(vinmin+vf)=190/(100+190)=0.66800v的mos，耐压用到640v，vf取640-370=270v，dmax=vf/(vinmin+vf)=270/(100+270)=0.73

4、大的占空比，可以有效降低初级侧的电流有效值，降低初级侧的铜损和mos的导通损耗。但是初级侧的占空比过大，必然导致次级的占空比偏小，那么次级的峰值电流会较大，电流有效值会偏大，那么次级线圈铜损会增加。另外，次级峰值电流大，也会导致输出纹波大。所以，通常建议，最大占空比取在0.5左右。我个人的观点呢，对于dcm的机器，在最低输入85vac电压下，可以考虑取占空比到0.6，那么在110vac下，占空比约在0.46左右。而对于ccm的模式，建议全范围内占空比不要超过50%，否则容易出现次谐波振荡。即便如此，在占空比不超过50%的情况下，也建议增加斜坡补偿，以增加稳定性。所以，综上所述，占空比的选择，一

5、方面要考虑mos的耐压，另一方面还要考虑次级的电流有效值等因素。同时，对于mos耐压比较低的情况，比如用600v的mos的时候，占空比适当再取小一点，可以减轻mos的耐压的压力。因为变压器总是有漏感的，漏感会形成一个尖峰。这个尖峰和漏感以及电流峰值的大小等参数有关。当我们按照百分比来留电压裕量的时候，可能不够。关于这一点，我后面写rcd吸收电路的时候，还要讨论一下。还有，当电源的功率比较小的时候，也可以考虑适当降低工作占空比，这样可以让初级电感量小一些，匝数就可以少些，那么分布电容也可以小一点了，或者为了合理安排变压器的绕组结构，占空比都是应该适当再调整的。当占空比和反射电压vf确定后，我们就

6、可以开始着手设计变压器的初级电流波形，进而求出初级的电感量。对于如图所示的两种工作模式，图中所示，是最低输入电压vinmin时变压器初级电流波形。那么可以知道平均电流为：iavg=(ip1+ip2)tonmax/(2t)=(ip1+ip2)dmax/2假如输出功率是pout，效率为，那么pout/=vinminiavg=vinmin(ip1+ip2)dmax/2ip1+ip2=2pout/(vinmindmax)对于dcm模式而言，ip1=0，对于ccm模式而言，有两个未知数，ip1、ip2。那么该怎么办呢？这里有个经验性的选择了。一般选择ip2=23ip1，不要让ip2与ip1过于接近。那样

7、电流的斜率不够，容易产生振荡。计算出ip2与ip1后，我们就可以算出变压器初级电感量的值了。根据：(vinmin/lp)tonmax=ip2-ip1，可以得到：lp=(vinmindmax)/(fs(ip2-ip1)，其中，fs是开关频率。下一步，选择磁芯。磁芯的选择方式有很多种，有些公司会给出一些图表用于选择合适的磁芯。但大多数公司的数据和图表并不完整。所以，很多时候，我们需要先选择一个合适的磁芯，然后在这个基础上进行优化。ap法是最常用的用来选择磁芯的一个公式，其中，l单位为h，ip为峰值电流，单位为a，b是磁感应强度变化量，单位为t，k0是窗口利用率，取0.20.4，具体要看绕组结构等。

8、比如挡墙胶带会占去一部分空间，而如果磁芯是矮型的，那么挡墙所占部分肯可能就占很大比例了，这时候，磁芯的窗口利用率就要取的低。而如果，采用了三重绝缘线，那么窗口利用率高，k0就可以取的大一点。对于铁氧体磁芯来说，考虑到温度升高后，饱和点下移，一般b应该取值小于0.3。b过大，磁芯损耗大，也容易饱和。b过小，磁芯体积会很大。功率小的电源，b可以大一点，因为变压器表面积与体积之比大，散热条件好。而功率大的电源，b则应该小一些，因为变压器的表面积与体积之比小，散热条件变差了。开关频率高的，b也要小一点，因为频率高了，磁芯损耗也会变大。根据计算出来的ap值，我们可以选择到合适的磁芯。有了磁芯，那么就可以

9、计算初级侧的绕组匝数了。其中，l是初级电感量，单位h，ip是初级峰值电流，单位a，b是磁感应强度变化量，单位为t，ae是磁芯截面积，单位cm2。因为我们已经确定了反射电压，vf，已经有了初级匝数，那么次级的匝数就可以计算出来了。不过，计算次级匝数的时候，要考虑到次级输出整流二极管的压降，特别是输出电压很低的时候，二极管的压降要占很大的比例。对于肖特基整流管，我们可以考虑取正向压降为0.8v左右，对于快恢复整流管，可以考虑取正向压降为1.0v。那么，对于常用的次级输出绕组匝数可以按下面的公式计算：ns=(vout+vd)np/vfvout是次级某绕组输出电压。vd是输出整流二极管压降。肖特基管取

10、0.8v，快恢复管取1.0v。次级绕组匝数计算出来有，次级整流二极管的电压应力也就出来了：vdr=vinmaxns/np+vout实际上的二极管耐压要高于这个数值。具体见元件降额使用的那个帖子里的阐述。对于ccm模式的电路，还必须在这个二极管上并联rc吸收回路，来降低反向恢复造成的电压尖峰和振荡。绕组线径的选取，首先我们要计算出每个绕组的电流的rms值，关于计算电流rms值，我记得有个小软件的。可以很方便计算。然后根据每平方毫米5a的电流密度选择导线。同时，要注意高频下的趋肤效应，趋肤深度可以按照来计算，f是频率，单位hz也就是说，单根导线的直径不要大于两倍趋肤深度。如果单根导线不够满足电流密

11、度的要求。那么就用多线并绕或采用丝包束线或litz线。有了变压器的技术参数、选好了合适规格的磁芯。我们就可以进入变压器的实际制作过程。这个过程将是一个很复杂的工艺过程。不仅涉及到电磁学的知识，还涉及到材料、安规和工艺等。下面对吸收过程以及参数设计作个分析。当mos关断后，mos的漏极电压迅速上升，当漏极电压达到vin+vf时，次级二极管导通，把变压器初级电压箝位在vf上。而由于漏感是不受次级箝位的，所以，mos管漏极电压继续上升，直到vin+vc电压，vc是rcd箝位电容上的电压。这时候，箝位二极管d导通，漏感给电容c充电。由于电容容量足够大，箝位电压vc基本保持不变。mos的漏极电压也就被箝

12、位在vin+vc。当箝位二极管d导通后，漏感电流在箝位电压的作用下线性下降到零。有公式：(vc-vf)t/llk=ip，那么可以计算出这段时间t为：t=ipllk/(vc-vf)由于吸收二极管的电流波形是个峰值为ip三角波，所以，每周期rcd吸收电路中耗散的能量为：vcipt/2那么漏感输入到rcd中的功率为：p=fsvcipt/2代入上面t的表达式，得到：从这个公式中可以看出，vc取值大一些，有助于降低rcd吸收电路的耗散功率。太小的vc会导致rcd电路的耗散功率过大。有一个经验性的取值，取vc=22.5vf，但是，vc的数值同时也受mos耐压的限制。特别是对于低耐压的mos，没有足够的耐压

13、空间。故而，vc的取值要和mos的耐压、vf以及工作占空比综合考虑。如果要让工作占空比比较大，那么就要增加vf的值，那么也就要增加vc的值，那么就要用耐压足够高的mos。如果mos的耐压已定，由vc+vinmaxmos耐压的90%，那么vc的值就可以确定了，然后vf的值和工作占空比也就可以定下。所以，反激电源中，很多参数之间有互相制约关系。不同的设计出发点，会得到不同的设计结果。我们知道了耗散功率p，确定了箝位电压vc，下面我们就可以根据p=vc2/r，来计算得到吸收电路中，r的阻值。接下来，我们来确定箝位电容的容量。在前面的计算中，我们一直是假设vc是不变的，事实上，vc是略有波动的。vc波

14、动的大小，是和rcd吸收电容的容量相关的。一般我们可以接受vc电压有5%10%峰峰值波动。那么，假如我们选择5%的波动，在mos关断瞬间，漏感造成vc电压的变化，可以有如下的公式：5，输入输出电解电容的计算。输入侧的电解电容，我们一般按照在最低输入电压下，最大输出的情况下，要求电解电容上的纹波电压低于多少个百分点来计算。当然，如果有保持时间的要求，那么需要按照保持时间的要求重新计算，二者之中，取大的值。假如在最低输入电压下，电源的输入功率为pin，最低输入交流电压有效值为vinacmin，那么我们一般认为此时整流后的直流电压为vinmin=1.2vinacmin，由于在交流两次充电周期间，对后

15、面变换器的供电都是由电容储能来保证的，那么电压跌落是可以计算出来的：cv=it，v是电压纹波，一般取vinmin的10%20%，i是电容对后面电路的放电电流=pin/vinmin而t则是两次充电的时间间隔，可以按照0.81/(2fac)来考虑，说白了，就是交流整流后的半正弦周期中，80%的时间是靠电解电容储能来供应给后面的变换器的。那么由此我们就可以计算出输入端的交流整流后滤波电解电容容量了。输出侧的电解电容。输出端的电解电容工作在高频下，纹波电流对其影响很大，我们一般按照纹波电流的限制条件来计算输出侧的电解电容。电解电容上的纹波电流有效值与次级整流二极管的电流有效值以及输出电流的关系为：电解

16、电容的生产厂家通常会给出电解电容在某个频率下，某个温度时的额定纹波电流ircrms。但实际使用过程中，我们需要考虑温度效应与频率效应。实际电容可以使用的纹波电流为ircrms温度系数频率系数。不同的厂商，提供温度系数和频率系数参考点可能不同，要注意换算。如果厂商没有提供，那么下面的数值可以供参考：温度系数：105：185：1.765：2.1频率系数：100khz：110khz：0.91khz：0.8120hz：0.550hz：0.32单个电解如果纹波电流不够，可以用多个并联使用。另外，多个并联使用也有助于降低输出电压纹波。实际最终电解电容的选择是否合适，除了要保证足够的电压裕量。更主要的就是电

17、解电容的温度和温升。电解电容的温度每升高10度，那么寿命减半。所以电解电容的工作温度，将受到电源设计寿命的限制。另一方面，由于电容的温升可能是外来的热量造成的，也可能是自身的损耗造成的。所以，我们这里还有一个限制条件，就是，自温升5。6，输出lc滤波设计我们知道，有的时候，次级尖峰电流比较大，会在输出滤波电容上形成比较高的电压纹波，可能使我们的输出指标达不到设计要求。那么这时候，我们可以在输出端增加一级lc滤波电路。关于这个滤波电路有一些限制条件：lc的转折频率不能太低，以免对反馈环路设计产生大的影响，通常我取转折频率在1/5的开关频率处。另外，l的值不能太大，以免影响动态响应速度。我对l的一

18、个经验计算方法的思路是：假如负载由空载突变到满载，输出产生一个i=iout的电流增幅，而输出电解电容因为无法立刻得到电流补充，产生了一个v=2%vout的电压跌落，那么电感l在两端电压差的作用下，电流上升到输出电流的时间是10个开关周期，那么有：iout=(2%vout/l)10tl=0.2vout/(ioutfs)有了l，就可以根据转折频率来计算出c的数值了。但由于实际的电解电容有esr和esl，而这么计算出来的c，是理想电容的情况。为了保证lc滤波的效果，可以把计算出来的c加大一倍，同时把l的数值减小一倍。这个计算的前提是，前面整流二极管后的电容已经足够大的情形。有的设计要降低成本，考虑到

19、反正后面有lc滤波电容，所以就把整流二极管后面的电容减小。那么整流二极管后面的电容上的纹波就比较大。这时候，选择转折频率可以按照转折频率之后，每增加10倍频，对信号抑制能力为40db的斜率来考虑转折频率。同时，还是需要考虑lc滤波器对输出响应能力的影响。就是反激电源要实现86%的效率，有哪些需要注意的?首先，要达到86%的效率，和你的电路的输入输出有很大的关系。低压大电流的想实现高效率就比较难，而高压小电流相对就比较容易。此外，总功率太小的电源，想实现高效率也是比较难的。要提高效率，无非就是要降低损耗。那么反激的损耗主要从何而来呢？1，整流桥的损耗。2，mos的开关、导通损耗3，变压器的铁损、

20、铜损4，输出二极管的损耗5，输出滤波电容的esr损耗等。6，变压器漏感的损耗7，控制电路的用电需求。无非就这么些损耗。你想办法把他们降下来，那么效率就高了。比如用户好的材质的铁氧体磁芯，降低铁损。绕组的电流密度取小点，降低铜损。绕组结构用三明治绕发，降低漏感。二极管用肖特基的，降低导通损耗。用低esr的滤波电容等等。当mos关断后，mos的漏极电压迅速上升，当漏极电压达到vin+vf时，次级二极管导通，把变压器初级电压箝位在vf上。而由于漏感是不受次级箝位的，所以，mos管漏极电压继续上升，直到vin+vc电压，vc是rcd箝位电容上的电压。这时候，箝位二极管d导通，漏感给电容c充电。由于电容

21、容量足够大，箝位电压vc基本保持不变。mos的漏极电压也就被箝位在vin+vc。从这个公式中可以看出，vc取值大一些，有助于降低rcd吸收电路的耗散功率。太小的vc会导致rcd电路的耗散功率过大。有一个经验性的取值，取vc=22.5vf，但是，vc的数值同时也受mos耐压的限制。特别是对于低耐压的mos，没有足够的耐压空间。故而，vc的取值要和mos的耐压、vf以及工作占空比综合考虑。如果要让工作占空比比较大，那么就要增加vf的值，那么也就要增加vc的值，那么就要用耐压足够高的mos。如果mos的耐压已定，由vc+vinmaxmos耐压的90%，那么vc的值就可以确定了，然后vf的值和工作占空

22、比也就可以定下。在前面的计算中，我们一直是假设vc是不变的，事实上，vc是略有波动的。vc波动的大小，是和rcd吸收电容的容量相关的。一般我们可以接受vc电压有5%10%峰峰值波动。那么，假如我们选择5%的波动，在mos关断瞬间，漏感造成vc电压的变化，可以有如下的公式：实际最终电解电容的选择是否合适，除了要保证足够的电压裕量。更主要的就是电解电容的温度和温升。电解电容的温度每升高10度，那么寿命减半。所以电解电容的工作温度，将受到电源设计寿命的限制。首先，要达到86%的效率，和你的电路的输入输出有很大的关系。低压大电流的想实现高效率就比较难，而高压小电流相对就比较容易。此外，总功率太小的电源

23、，想实现高效率也是比较难的。无非就这么些损耗。你想办法把他们降下来，那么效率就高了。比如用户好的材质的铁氧体磁芯，降低铁损。绕组的电流密度取小点，降低铜损。绕组结构用三明治绕发，降低漏感。二极管用肖特基的，降低导通损耗。用低esr的滤波电容等等。当mos关断后，mos的漏极电压迅速上升，当漏极电压达到vin+vf时，次级二极管导通，把变压器初级电压箝位在vf上。而由于漏感是不受次级箝位的，所以，mos管漏极电压继续上升，直到vin+vc电压，vc是rcd箝位电容上的电压。这时候，箝位二极管d导通，漏感给电容c充电。由于电容容量足够大，箝位电压vc基本保持不变。mos的漏极电压也就被箝位在vin

24、+vc。从这个公式中可以看出，vc取值大一些，有助于降低rcd吸收电路的耗散功率。太小的vc会导致rcd电路的耗散功率过大。有一个经验性的取值，取vc=22.5vf，但是，vc的数值同时也受mos耐压的限制。特别是对于低耐压的mos，没有足够的耐压空间。故而，vc的取值要和mos的耐压、vf以及工作占空比综合考虑。如果要让工作占空比比较大，那么就要增加vf的值，那么也就要增加vc的值，那么就要用耐压足够高的mos。如果mos的耐压已定，由vc+vinmaxmos耐压的90%，那么vc的值就可以确定了，然后vf的值和工作占空比也就可以定下。从这个公式中可以看出，vc取值大一些，有助于降低rcd吸

25、收电路的耗散功率。太小的vc会导致rcd电路的耗散功率过大。有一个经验性的取值，取vc=22.5vf，但是，vc的数值同时也受mos耐压的限制。特别是对于低耐压的mos，没有足够的耐压空间。故而，vc的取值要和mos的耐压、vf以及工作占空比综合考虑。如果要让工作占空比比较大，那么就要增加vf的值，那么也就要增加vc的值，那么就要用耐压足够高的mos。如果mos的耐压已定，由vc+vinmaxmos耐压的90%，那么vc的值就可以确定了，然后vf的值和工作占空比也就可以定下。从这个公式中可以看出，vc取值大一些，有助于降低rcd吸收电路的耗散功率。太小的vc会导致rcd电路的耗散功率过大。有一

26、个经验性的取值，取vc=22.5vf，但是，vc的数值同时也受mos耐压的限制。特别是对于低耐压的mos，没有足够的耐压空间。故而，vc的取值要和mos的耐压、vf以及工作占空比综合考虑。如果要让工作占空比比较大，那么就要增加vf的值，那么也就要增加vc的值，那么就要用耐压足够高的mos。如果mos的耐压已定，由vc+vinmaxmos耐压的90%，那么vc的值就可以确定了，然后vf的值和工作占空比也就可以定下。psr电源的计算：1.变压器的计算：目前比较流行的低成本、超小占用空间方案设计基本都是采用psr原边反馈反激式，通过原边反馈稳压省掉电压反馈环路（tl431和光耦）和较低的emc辐射省

27、掉y电容，不仅省成本而且省空间，得到很多电源工程师采用。比较是新技术，目前针对psr原边反馈开关电源方案设计的相关讯息在行业中欠缺。下面结合实际来讲讲我对psr原边反馈开关电源设计的“独特”方法以实际为基础。要求条件：全电压输入，输出5v/1a，符合能源之星2之标准，符合iec60950和en55022安规及emc标准。因充电器为了方便携带，一般都要求小体积，所以针对5w的开关电源充电器一般都采用体积较小的efd-15和epc13的变压器，此类变压器按常规计算方式可能会认为core太小，做不到，如果现在还有人这样认为，那你就out了。磁芯以确定，下面就分别讲讲采用efd15和epc13的变压器

28、设计5v/1a 5w的电源变压器。1. efd15变压器设计目前针对小变压器磁芯，特别是小公司基本都无从得知core的b/h曲线，因psr线路对变压器漏感有所要求。所以从对变压器作最小漏感设计入手：已知输出电流为1a，5w功率较小，所以铜线的电流密度选8a/mm2,次级铜线直径为:sqrt(1/8/3.14)*2=0.4mm。通过测量或查询bobbin资料可以得知，efd15的bobbin的幅宽为9.2mm。因次级采用三重绝缘线，0.4mm的三重绝缘线实际直径为0.6mm.为了减小漏感把次级线圈设计为1整层，次级杂数为：9.2/0.6mm=15.3ts,取15ts.因ic内部一般内置vds耐压

29、600650v的mos，考虑到漏感尖峰，需留50100v的应力电压余量，所以反射电压需控制在100v以内，得：(vout+vf)*n100,即：n100/（5+1）,n16.6,取n=16.5,得初级匝数np=15*16.5=247.5取np=248，代入上式验证，（vout+vf）*(np/ns)100,即(5+1)*(248/15)=99.2100,成立。确定np=248ts.假设:初级248ts在bobbin上采用分3层来绕，因多层绕线考虑到出线间隙和次层以上不均匀，需至少留1ts余量（间隙）。得：初级铜线可用外径为：9.2/(248/3+1)=0.109mm，对应的实际铜线直径为0.0

30、89mm，太小（小于0.1mm不易绕制），不可取。假设:初级248ts在bobbin上采用分4层来绕，初级铜线可用外径为：9.2/(248/4+1)=0.146mm，对应的铜线直径为0.126mm，实际可用铜线直径取0.12mm。ic的vcc电压下限一般为1012v，考虑到至少留3v余量，取vcc电压为15v左右，得：nv=vnv/(vout+vf)*ns=15/(5+1)*15=37.5ts,取38ts.因psr采用nv线圈稳压，所以nv的漏感也需控制，仍然按整层设计，得：nv线径=9.2/(38+1)=0.235mm, 对应的铜线直径为0.215mm，实际可用铜线直径取0.2mm。也可采用

31、0.1mm双线并饶。到此，各线圈匝数就确定下来了。下面来确定绕线顺序。因要工作在dcm模式，且采用无y设计，di/dt比较大，变压器磁芯研磨气隙会产生穿透力强杂散磁通导致线圈测试涡流，影响emc噪音，所以需先在bobbin上采用0.1mm直径的铜线绕满一层作为屏蔽，且引出端接nv的地线。绕完屏蔽后，保tape1层；再绕初级，按以上计算的分4层绕制，完成后包tape 1层；为减小初次级间的分布电容对emc的影响，再用0.1mm的线绕一层屏蔽，包tape 1层；再绕次级，包tape 1层；再绕反馈，包tape 2层。可能有人会说：怎么没有计算电感量？因前面说了，core的b/h不确定，所以得先从确

32、定饱和al值下手。把变压器core中柱研磨一点，然后装上以上方式绕好的线圈装机，并用示波器检测rsenes上的波形，见下图中r5.输入ac90v/50hz，慢慢加载，观察core有没有饱和，如果有饱和迹象，拆下再研磨直到负载到1.11.2a刚好出现一点饱和迹象，（此波形需把波形放大到满屏观察最佳）ok,拆下变压器测量电感量，此时所测得的电感量作为最大值依据，再根据厂商制造能力适当留+3%+5%的误差范围和余量，如：测量为2mh,则取2-2*0.05=1.9mh,误差为+/-0.1mh.现在再来验证以上参数变压器bobbin的绕线空间。已知：e1和e2铜线直径为0.1mm,实际外径为0.12mm

33、; np铜线直径为0.12mm,实际外径为0.14mm;ns铜线直径为0.4mm,实际外径为0.6mm; tape采用0.025mm厚的麦拉胶纸。a.nv若采用铜线直径为0.2mm,实际外径为0.22mm线包单边厚度为：e1+tape+np+tape+e2+tape+ns+tape+nv+tape=0.12+0.025+0.14*4+0.025+0.12+0.025+0.6+0.025+0.22+0.025*2=1.77mm.b.nv若采用铜线直径为0.1mm双线并饶,实际外径为0.12mm线包单边厚度为：e1+tape+np+tape+e2+tape+ns+tape+nv+tape=0.12

34、+0.025+0.14*4+0.025+0.12+0.025+0.6+0.025+0.12+0.025*2=1.67mm.测量或查efd15的bobbin的单边槽深为2.0mm，所以以上2种方式绕制的变压器都可行。2. epc13的变压器设计依然沿用以上设计方法，测量或查bobbin资料可得epc13 bobbin幅宽为6.8mm，次级匝数为：6.8/0.6=11.3ts,取11ts.初级匝数为：11*16.5=181.5ts,取182ts.反馈匝数为：15/(5+1)*11=27.5ts,取28ts.继续，epc13的绕线方式同efd15，再这里就不再重复了。以上变压器设计出的各项差数是以控

35、制漏感为出发点的，各项参数（肖特基的vf,mos管的电压应力余量）都是零界或限值，实际设计中会因次级绕线同名端对应输出pin位出现交叉，或输出飞线套铁氟龙套管，或供应商的制程能力，都会使次级线圈减少12圈，对应的初级和反馈也需根据匝比减少圈数；另，目前市场的竞争导致制造商把ic内置mos管的vds耐压减小一点来节省成本，为保留更大的电压应力余量，需再减少初级匝数；以上的修改都会对emc辐射造成负面影响，对应的取舍还需权衡，但前提是必须使产品工作在dcm模式。从08年市场上推出psr原边反馈方案到现在我一直都有在用此方案设计产品，回顾看看，市场上也出现了很多不同品牌的psr方案，但相对以前刚推出

36、的psr控制ic来说，有因市场反映不良而不断改进的部分，但也有因为恶性竞争而cost down的部分。主要讲讲cost down的部分。因受一些品牌在ic封装工艺上的专利限制，所以目前大部分的内置mos的ic（不仅是psr控制ic，也包括pwm 控制ic）采用的是在基板上置入控制晶圆和mos晶圆，之间用金线作跳线连接，这样就有2个问题产品了：1. 金线带来的emc辐射。2. 研制控制晶圆的公司可以自己控制控制晶圆的成本，但mos晶圆一般采用的从mos晶圆生产上购买，这样一来，mos晶圆的成本控制也成为ic成本控制的案上肉。辐射可以采用优化设计来控制。但mos晶圆的cost down的路径来源于

37、降低其vds的耐压，目前已有很多不同品牌的ic将vds为650v的内置mos降到620630v，甚至560600v。这样一来，只控制漏感降低vds峰值电压是不够的，所以还需为vds保留更大的电压应力余量。下面再以epc13为实例，讲讲优化设计后的变压器设计。方法同上先计算出次级，因考虑到输出飞线套铁氟龙套管或输出线与bobbin pin位交叉，所以需预留1匝空间，得，次级匝数为：6.8/0.6-1=10.3，取10ts.再计算初级匝数，因考虑到为mos管留更大的电压应力余量，所以反射电压取之前的75%得：（vout+vf）*n100*75%,输出5v/1a,采用2a/40v的肖特基即可，2a/

38、40v的肖特基其vf值一般为0.55v。代入上式得：n13.51,取13.5，得np=10*13.5=135ts.代入上式验证（5+0.55）*（135/10）=74.92575,成立。确定np=135ts.下面再计算反馈匝数，依然取反馈电压为15v，得，15/（5+0.55）*10=27ts.psr电路一般ocp设计的不是很大，一般在120%左右，如果你测试是是以输入ac90/50hz（没打错，不是60hz哦），输出帯载到1.2a刚好出现一点饱和，实际烧机1.0a是不会饱和的，你可以试试，实际烧机后的ocp会在110%左右。变压器10%的误差太大了点吧，变压器采用机械研磨误差没那么大。匝数多

39、可以提高一点电感量，可以让负载时的频率辐射低些，当然，你也可以把efd15的匝数减少些，但emc的处理就和epc13一样需特别注意布线。2.电路设计此线路是采用目前兼容很多国内品牌ic的回路，如：ob2535、cr6235psr线路设计需特别注意以下几处：1. rcd吸收回路，即：r2,c4,d2,r62. vcc供电和电压检测回路,即：d3,r3,r4,r10,c23. 输出回路,即：c3,c7,d5,r11,led1下面分别说明以上几点需注意的地方1. rcd吸收回路，即：r2,c4,d2,r6大家可以看出，此rcd回路比普通的pwm回路的rcd多了一个r6电阻，或许有人会忽略他的作用，但

40、实际它对产品的稳定性起着很大的作用。看下图vds的波形：当开关管截止后因漏感引起的振玲会随漏感的增大而使电压跌得更低，更低的电压回复需要更长的时间，vds的波形此时和vcc的波形是同步的，psr检测电压是通过ic内部延时46us避开这个振玲来检测后面相对平滑的电压，电压恢复时间过长导致ic检测开始时检测到的是振玲处的电压，最总导致的结果是输出电压不稳定，甚至荡机。当然也有因变压器漏感比较小，无此电阻也可以正常工作，但一致性较难控制。此电阻的取值与rcd回路和emc噪音有关，一般建议取值为150510r,推荐使用220330r，d2建议使用恢复时间较慢的1n4007具体可根据漏感结合rcd来调试

41、。2. vcc供电和电压检测回路,即：d3,r3,r4,r10,c2r4与r10的取值是根据ic的vfb来计算的。但阻值取值对一般usb直接输出的产品来说，以ifb=0.5ma左右来计算。若为带线式产品，因考虑到线损带来的负载调整率差，可保持vfb电压不变，同时增大r4和r10的阻值，减小ifb的电流，具体ifb的电流取值需根据输出线材的压降来调试，如设计为5v/1a的产品，假设输出空载为5.10v，调试的最佳状态是负载0.5a时，输出电压达到最低值，如4.90v，再增加负载，电压会因ic内部补偿功能唤醒使输出电压回升，当负载达到1.0a时，输出电压回升到5.10v左右。之前有做过一款输出5v

42、/1a线长3.5米的产品，设计时ifb=0.15ma，输出空载在5.15v左右，负载0.5a时输出为4.85v左右，负载1a时输出为5.14v左右。听很多psr ic的fae说过，pin1脚的c5也有此功能，但实际应用效果不明显。d3应该大家都知道要用恢复时间较快的fr107。r3和c2需取相对较小的值，r3在vcc供电回路钟有一定的抗冲击和干扰的作用，但相对pwm线路来讲，其取值需相对较小，不大于10r，一般取2.24.7r。c2取值不大于10uf，一般取4.7uf。因为电源开启和负载切换时，vfb的电压会因c2的容量增大和r3的限流作用导致拉低，从而使输出产生电压尖峰。若更严重得导致psr

43、延时检测开启而vfb电压仍未建立，输出的电压尖峰会更高。3. 输出回路,即：c3,c7,d5,r11,led1r11和led1是输出的假负载，为避免ic在空载进入间歇模式导致输出电压不稳定而设置的。d5的作用是防止回授失效而设置的过压保护，一般取值为6.2v。c3,c7不仅是输出滤波，而且需有足够的容量来防止psr ic在延时检测未开启前输出电压不受控而过冲。若容量不够，会导致输出电压过冲而被d5钳位，被d5钳位到6.2v后会导致反馈线圈的电压也上升，从而出现输出电压持续在6.2v左右，且有功率损耗，d5会严重发热，但不会马上损坏。曾经有人把这个d5去掉了，测试发现电容容量小导致的过冲现象有，

44、但过冲后的电压因为没有d5钳位而正常了，结果因此我接到了一个200k的订单。为什么呢？因为客户反映说用它对ipod充电时，充了一会，ipod没充进电，而ipod的输入接口发烫严重，甚至变形。分析原因为，产品上的d5取掉了，到ipod内部在输入接口电源上有一个稳压管并联作保护，就出现了上面的电压被钳位的问题c3,c7的取值不仅与其esr值有关，也与变压器漏感和psr ic延时检测的时间有关。目前有psr ic厂商因其客户反映变压器要求过于严格或负载调整率差等问题讲ic内部延时检测时间加长到9us,甚至15us.大家可以想象，通电15us不检测，输出电压会升到多高?一般都会冲到10多v，甚至20v

45、这个过冲的电压的电流因为有vsense的限制，不会很大，可以等效为一个尖峰来处理，最直接有效的方法是加大输出滤波电压容量和减小esr值来吸收它。使用一般的low esr电容，建议使用2颗470uf的并联。因充电器为了方便携带，一般都要求小体积，所以针对5w的开关电源充电器一般都采用体积较小的efd-15和epc13的变压器，此类变压器按常规计算方式可能会认为core太小，做不到，如果现在还有人这样认为，那你就out了。目前针对小变压器磁芯，特别是小公司基本都无从得知core的b/h曲线，因psr线路对变压器漏感有所要求。因ic内部一般内置vds耐压600650v的mos，考虑到漏感尖峰，需留5

46、0100v的应力电压余量，所以反射电压需控制在100v以内，假设:初级248ts在bobbin上采用分3层来绕，因多层绕线考虑到出线间隙和次层以上不均匀，需至少留1ts余量（间隙）。得：初级铜线可用外径为：9.2/(248/3+1)=0.109mm，对应的实际铜线直径为0.089mm，太小（小于0.1mm不易绕制），不可取。初级铜线可用外径为：9.2/(248/4+1)=0.146mm，对应的铜线直径为0.126mm，实际可用铜线直径取0.12mm。得：nv线径=9.2/(38+1)=0.235mm, 对应的铜线直径为0.215mm，实际可用铜线直径取0.2mm。也可采用0.1mm双线并饶。因

47、要工作在dcm模式，且采用无y设计，di/dt比较大，变压器磁芯研磨气隙会产生穿透力强杂散磁通导致线圈测试涡流，影响emc噪音，所以需先在bobbin上采用0.1mm直径的铜线绕满一层作为屏蔽，且引出端接nv的地线。把变压器core中柱研磨一点，然后装上以上方式绕好的线圈装机，并用示波器检测rsenes上的波形，见下图中r5.输入ac90v/50hz，慢慢加载，观察core有没有饱和，如果有饱和迹象，拆下再研磨直到负载到1.11.2a刚好出现一点饱和迹象，（此波形需把波形放大到满屏观察最佳）ok,拆下变压器测量电感量，此时所测得的电感量作为最大值依据，再根据厂商制造能力适当留+3%+5%的误差范围和余量，如：测量为2mh,则取2-2*0.05=1.9mh,误差为+/-0.1mh.以上变压器设计出的各项差数是以控制漏感为出发点的，各项参数（肖特基的vf,mos管的电压应力余量）都是零界或限值，实际设计中会因次级绕线同名端对应输出pin位出现交叉，或输出飞线套铁氟龙套管，或供应商的制程能力，都会使次级线圈减少12圈，对应的初级和反馈也需根据匝比减少圈数；另，目前市场的竞争导致制造商把ic内置mos管的vds耐压减小一点来节省成本，为保留更大的电压应力余量，需再减少初级匝数；以上的修改都会对emc辐射造成负面影响，对应的取舍还需权衡，但前提是必须使产品