沈阳航空航天大学定点原码阵列乘法器

1、沈阳航空航天大学课程设计报告 沈阳航空航天大学课 程 设 计 报 告课程设计名称：计算机组成原理课程设计 课程设计题目：定点原码阵列乘法器的设计院（系）：计算机学院专 业：计算机科学与技术班 级：24010107学 号：2012040101330姓 名：赵堃指导教师：杨华完成日期：2015年01月15日目 录第1章 总体设计方案11.1 设计原理11.2 设计思路11.3设计环境2第2章 详细设计方案32.1 总体方案的设计与实现32.1.1创建顶层图形设计文件32.1.2器件选择、引脚绑定42.2 功能模块的设计与实现42.2.1全加器模块42.2.2四输入加法单元52.3 阵列乘法器的设计

2、与实现6第3章 编程下载与硬件测试103.1 编程下载103.2 硬件测试及结果分析10参考文献12课程设计总结13 第1章 总体设计方案1.1 设计原理课设题目是：定点原码阵列乘法器的设计；原码阵列乘法器是类似于人工计算的方法，乘数与被乘数都是二进制数。可以通过乘数从最后一位起各位依次与被乘数相与，自第二位起结果要依次向左移一位，形成一个阵列的形式。这就可将其看成一个全加的过程，将乘数某位与被乘数某位相与的结果加上乘数某位的下一位与被乘数某位的下一位相与的结果再加上前一列的进位进而得出每一位的结果。题目要求为位（含1位符号位）的原码阵列乘法器，由阵列乘法器来完成数值部分的运算，结果的符号位则

3、由两数的符号位进行异或运算得到；因此按照阵列乘法器的实现过程要完成数值部分的乘法运算(,未标出的用于计算结果符号位)。阵列的每一行送入乘数Y的数位(i=4,3,2,1,0)，而各行错开形成的每一斜列则送入被乘数的对应数位(j=0,1,2,3,4)，各列部分积输入以及各行初始进位输入为0。完成数值部分计算需要由25个四输入加法单元组成，每一个单元由一个与门和一个1位全加器组成。1.2 设计思路采用自上而下的设计方法，顶层使用阵列乘法器原理设计数据的输入方式，底层输入自定，底层由25个阵列乘法器单元组成，完成数值部分计算，一个异或门完成符号位计算，从而实现带1位符号位的阵列乘法器；分析设计原理，得

4、出如下实现设计的思路：（1） 实现1位全加器；（2） 实现由全加器和与门构成的四输入加法单元；（3） 实现由异或门（符号位计算）和四输入加法单元构成的阵列乘法器。1.3 设计环境本课设使用到的设计环境主要有：1、软件环境：（1）Xilinx Foundation3.1可编程器件开发软件：该平台功能强大，主要用于百万逻辑门级的设计和1Gb/s的高速通信内核的设计（2）COP2000仿真软件：提供一套已装载的方案，能进行加、减、与、或、带进位加、带进位减、取反、直通八种运算方式。通过实验仪的串行接口和PC 机的串行接口相连，提供汇编、反汇编、编辑、修改指令、文件传送、调试FPGA 实验等功能。2、

5、硬件环境：（1）韦福COP2000计算机组成原理实验箱：COP2000计算机组成原理实验系统由实验平台、开关电源、软件三大部分组成实验平台上有寄存器组R0-R3、运算单元、累加器A、暂存器B、直通/左移/右移单元、地址寄存器、程序计数器、堆栈、中断源、输入/输出单元、存储器单元、微地址寄存器、指令寄存器、微程序控制器、组合逻辑控制器、扩展座、总线插孔区、微动开关/指示灯、逻辑笔、脉冲源、20个按键、字符式LCD、RS232口；提供了微程序控制器和组合逻辑控制器两种控制器方式， 系统还支持手动方式、联机方式、模拟方式三种工作方式，系统具备完善的寻址方式、指令系统和强大的模拟调试功能。（2）XCV

6、200实验板：核心器件是20 万门XCV200 的FPGA 芯片，用FPGA 实验板可设计8 位16 位和32 位模型机。以上是关于课设所使用的设计环境的简介。第2章 详细设计方案2.1 总体方案的设计与实现阵列乘法器电路的实现基于XCV200可编程逻辑芯片，在完成原理图的功能设计后，把输入/输出信号安排到XCV200绑定的引脚上去，实现芯片的引脚锁定，以便在XCV200实验板上运行；2.1.1创建顶层图形设计文件顶层图形文件主要由6位被乘数X输入端()、6位乘数Y输入端()、11位乘积输出端()、一个阵列乘法器、以及IPDAD、IBUF、OBUF、OPAD组成；利用Xilinx Founda

7、tion3.1实现顶层图形文件，顶层文件如图所示：图2.1 阵列乘法器顶层文件图2.1.2器件选择、引脚绑定（1）器件选择：采用的目标芯片为XCV200可编程逻辑芯片；（2）引脚绑定：顶层图形文件中的输入/输出信号与XCV200芯片引脚绑定关系如下表：表2.1 输入/输出信号和芯片引脚绑定关系输入信号绑定芯片引脚输出信号绑定芯片引脚P96P78P97P93P100P99P101P147P102P152P103P178P81P184P82P185P83P203P85P111P86P110P872.2功能模块的设计与实现2.2.1 全加器模块1位全加器电路可由2个二输入异或门、1个三输入异或门和3

8、个二输入与门构成，输入为X、Y、CIN，输出为：FN，COUT；（1）电路原理图如下图所示：图2.2 全加器电路图（2）元件封装：（为了便于使用，使用封装功能将电路封装成一个全加器元件），元件封装如图：图2.3 全加器元件封装图（3）全加器仿真信号模拟：（目的：验证全加器功能是否正确），仿真信号模拟结果如下图：图2.4 全加器仿真信号模拟图2.2.2四输入加法单元四输入加法单元是构成阵列乘法器的基本模块，由一个与门和一位全加器构成，其中全加器采用2.2.1中全加器的封装元件；四个输入分别是XI、YI、CI(进位输入)、BI(部分积输入)；两个输出为BO(部分积输出)、CO(进位输出)；（1）

9、四输入加法单元原理图如下：图2.5 四输入加法单元原理图（2） 元件封装图：图2.6 四输入加法单元元件封装图（3） 四输入加法单元仿真信号模拟：表2.2 四输入加法单元功能表XIYIBICICOBO000000001110010010011101100010101101110001111111000101001001010110011001100101101010110110111011仿真信号模拟图如下：图2.7 四输入加法单元仿真信号模拟图2.3阵列乘法器的设计与实现按设计要求，实现位（含1位符号位）的原码乘法，分析后得需要使用25个四输入加法单元排列形成，还需要一个异或门计算符号位，有

10、12个输入端：，11个端：；（1） 阵列乘法器的原理图如下：图2.8阵列乘法器原理图（2） 阵列乘法器封装图：图2.9 阵列乘法器元件封装图（3） 阵列乘法器功能测试仿真模拟： （3.1）测试数据1：(十进制为：)结果应为-135（十进制），仿真结果如下：图2.10 测试1仿真模拟结果图（3.2）测试数据2：（十进制为：）结果应为：35（十进制），仿真结果如下图：图2.11 测试2仿真模拟结果图经过两组数据的仿真模拟测试，确定阵列乘法器设计满足功能要求，能够实现位（含1位符号位）的原码乘法运算；下面要进行的是编程下载、硬件测试。第3章 编程下载与硬件测试3.1 编程下载用Xilinx Foun

11、dation3.1形成可下载neul.bit文件。连接Cop2000仿真软件与Cop2000实验箱，使用FPGA编程下载功能下载neul.bit文件到XCP200芯片；3.2 硬件测试及结果分析利用XCV200实验板进行硬件功能测试。定点原码阵列乘法器被乘数、乘数输入通过XCV200实验板的输入开关实现，开关与阵列乘法器引脚绑定关系请见表2.1；输出数据通过XCV200实验板的LED指示灯实现，其绑定关系请见表2.1；选择了两组测试数据，根据开关与引脚绑定关系，按照数据将开关置相应电平，观察XCP200实验板LED灯序列亮灭确定结果：所绑定的LED序列为：B7、B6、B5、A7、A6、A5、A

12、4、A3、 A2、A1、A0；（1）硬件测试数据1： ；结果应为：；实际测试结果如下：图3.1 硬件测试数据1结果图（2）硬件测试数据2：；结果应为：；实际测试结果如下：图3.2 硬件测试数据2结果图对照以上两组数据的理论结果和硬件测试结果可知，本阵列乘法器的计算结果完全正确，由此可知本定点原码阵列乘法器电路设计满足功能要求；参考文献1 唐朔飞.计算机组成原理M.北京：高等教育出版社，20092 周大海.计算机组成原理实践教程M.沈阳：沈阳航空航天大学，20143 王爱英.计算机组成与结构(第4版)M.北京：清华大学出版社，20064 王冠.Verilog HDL与数字电路设计M.北京：机械工

13、业出版社，20055 江国强.EAD技术习题与实验M.北京：电子工业出版社，20056 杜建国.Verilog HDL硬件描述语言M.北京：国防工业出版社，20047 李景华. 可编程程逻辑器件与EDA技术M.北京：东北大学出版社，200114课程设计总结：接到课设任务书时，看到课设内容要求时并不了解Xilinx Foundation3.1的使用方法，且该软件版本是32位的安装不到自己电脑上，于是每天需要用实验室电脑做；起初对于课设任务要求不是很明确，后来参照课本上提到的阵列乘法器的知识，对于阵列乘法器的构成以及工作原理有了一定的了解；但对于Xilinx 软件的使用还不是很熟练，在请教过老师，并参照计算机组成原理实践教程中关于该软件的使用说明后，自己尝试使用，逐渐学会了使用Xilinx制作电路，封装元件，项目编译等操作；之后经过对题目的了解，明确了总体设计思路，按照模块化思想，先逐步实现各功能子模块电路，再利用子模块实现阵列乘法器功能要求，且最终仿真、硬件测试均通过验收。在这次课设中遇到了不少问题，如在封装元件时对于引脚封装位置的考虑不周，导致在阵列乘法器连线时，电路连线缠绕混乱，甚至导致有断连的情